一种学习机主控电路的制作方法
专利名称：一种学习机主控电路的制作方法
技术领域：
本实用新型涉及学习机电路领域，具体为一种学习机主控电路。
背景技术：
学习机是一种电子教学类产品，在国内学生群体中应用广泛。学习机一般由主控电路及外围的其他电路，如存储电路、显示电路等构成。现有技术的学习机主控电路信息处理能力差，因此功能较为单一，且无法实现功能的扩展。
实用新型内容本实用新型目的是提供一种学习机主控电路，以解决现有技术的学习机主控电路信息处理能力差的问题。为了达到上述目的，本实用新型所采用的技术方案为一种学习机主控电路，包括型号为LQFP144的微处理器MPU，其特征在于所述微处理器MPU的PWMUSB_B00T/GPI04_WD引脚通过相互串联的电阻R68、按钮开关SW16接电源，微处理器MPU的VCM引脚、BANDGAP引脚分别通过相互并联的电容接电源地，微处理器 MPU的R100K_TS引脚通过RC滤波电路接电源地，微处理器MPU的RREF引脚与VDD引脚之间连接有相互串联的电阻似4和电容C36，RREF引脚与VDD引脚之间电阻R24、电容C36之间还引出有导线接地，微处理器MPU的SPVDD2引脚、VDD3/DC_V18_0引脚分别通过相互并联的电容C54、C60接地，微处理器MPU的DC_SW18引脚通过串联的二极管D4、电感Ll接入 VDD3/DC_V18_0引脚上相互并联的电容C54、C60的并联端，微处理器MPU的XTAL12M0引脚、 XTAL12MI引脚之间接有主程序晶振电路，微处理器MPU的XTAL32K0引脚、XTAL32KI引脚之间接有RTC晶振电路。所述的一种学习机主控电路，其特征在于所述主程序晶振电路包括四引脚的晶振Y2，晶振Y2两个引脚接地，另两个引脚分别通过电容C16、C17接地，微处理器MPU的 XTAL12M0引脚、XTAL12MI引脚分别与晶振Y2接有电容C16、C17的引脚一一对应连接。所述的一种学习机主控电路，其特征在于所述RTC晶振电路包括晶振Y1，晶振Yl 两端分别与微处理器MPU的XTAL32K0引脚、XTAL32KI引脚一一对应连接，晶振Yl两端之间还分别通过电容C18、C19接地，且晶振Yl两端还接有电阻R6。本实用新型采用运算能力较强的型号为LQFP144的微处理器，主程序晶振电路给微处理器中的主程序提供时钟信号，RTC晶振电路给微处理器提供计时时钟信号，通过微处理器上连接的RC滤波电路实现信号的滤波，通过微处理器上连接的由电感及相互并联的电容构成的LC振荡电路实现学习机的电磁振荡。本实用新型能够有效地提高学习机主控电路的信息处理能力，同时微处理器上的多个接口可实现功能的扩展。
图1为本实用新型的结构示意图。
具体实施方式
如图1所示。一种学习机主控电路，包括型号为LQFP144的微处理器MPU，微处理器MPU的PWMUSB_B00T/GPI04_WD引脚通过相互串联的电阻R68、按钮开关SW16接电源，微处理器MPU的VCM引脚、BANDGAP引脚分别通过相互并联的电容接电源地，微处理器MPU的 R100K_TS引脚通过RC滤波电路接电源地，微处理器MPU的RREF引脚与VDD引脚之间连接有相互串联的电阻似4和电容C36，RREF引脚与VDD引脚之间电阻R24、电容C36之间还引出有导线接地，微处理器MPU的SPVDD2引脚、VDD3/DC_V18_0引脚分别通过相互并联的电容 C54、C60接地，微处理器MPU的DC_SW18引脚通过串联的二极管D4、电感Ll接入VDD3/DC_ V18_0引脚上相互并联的电容C54、C60的并联端，微处理器MPU的XTAL12M0引脚、XTAL12MI 引脚之间接有主程序晶振电路，微处理器MPU的XTAL32K0引脚、XTAL32KI引脚之间接有 RTC晶振电路。主程序晶振电路包括四引脚的晶振Y2，晶振Y2两个引脚接地，另两个引脚分别通过电容C16、C17接地，微处理器MPU的XTAL12M0引脚、XTAL12MI引脚分别与晶振Y2 接有电容C16、C17的引脚一一对应连接。RTC晶振电路包括晶振Y1，晶振Yl两端分别与微处理器MPU的XTAL32K0引脚、XTAL32KI引脚一一对应连接，晶振Yl两端之间还分别通过电容C18、C19接地，且晶振Yl两端还接有电阻R6。
权利要求1.一种学习机主控电路，包括型号为LQFP144的微处理器MPU，其特征在于所述微处理器MPU的PWMUSB_B00T/GPI04_WD引脚通过相互串联的电阻R68、按钮开关SW16接电源， 微处理器MPU的VCM引脚、BANDGAP引脚分别通过相互并联的电容接电源地，微处理器MPU 的R100K_TS引脚通过RC滤波电路接电源地，微处理器MPU的RREF引脚与VDD引脚之间连接有相互串联的电阻RM和电容C36，RREF引脚与VDD引脚之间电阻R24、电容C36之间还引出有导线接地，微处理器MPU的SPVDD2引脚、VDD3/DC_V18_0引脚分别通过相互并联的电容C54、C60接地，微处理器MPU的DC_SW18引脚通过串联的二极管D4、电感Ll接入 VDD3/DC_V18_0引脚上相互并联的电容C54、C60的并联端，微处理器MPU的XTAL12M0引脚、 XTAL12MI引脚之间接有主程序晶振电路，微处理器MPU的XTAL32K0引脚、XTAL32KI引脚之间接有RTC晶振电路。
2.根据权利要求1所述的一种学习机主控电路，其特征在于所述主程序晶振电路包括四引脚的晶振Y2，晶振Y2两个引脚接地，另两个引脚分别通过电容C16、C17接地，微处理器MPU的XTAL12M0引脚、XTAL12MI引脚分别与晶振Y2接有电容C16、C17的引脚一一对应连接。
3.根据权利要求1所述的一种学习机主控电路，其特征在于所述RTC晶振电路包括晶振Y1，晶振Yl两端分别与微处理器MPU的XTAL32K0引脚、XTAL3II弓丨脚一一对应连接， 晶振Yl两端之间还分别通过电容C18、C19接地，且晶振Yl两端还接有电阻R6。
专利摘要本实用新型公开了一种学习机主控电路，包括微处理器，微处理器上接有RC滤波电路、LC振荡电路，接电源地，微处理器上还接有主程序晶振电路、RTC晶振电路。本实用新型采用运算能力较强的型号为LQFP144的微处理器，能够有效地提高学习机主控电路的信息处理能力，同时微处理器上的多个接口可实现功能的扩展。
文档编号G09B5/00GK202268089SQ201120309298
公开日2012年6月6日 申请日期2011年8月24日 优先权日2011年8月24日
发明者周建华, 宁争荣, 胡宝华, 蒋智谋 申请人:安徽状元郎电子科技有限公司
技术领域：
本实用新型涉及学习机电路领域，具体为一种学习机主控电路。
背景技术：
学习机是一种电子教学类产品，在国内学生群体中应用广泛。学习机一般由主控电路及外围的其他电路，如存储电路、显示电路等构成。现有技术的学习机主控电路信息处理能力差，因此功能较为单一，且无法实现功能的扩展。
实用新型内容本实用新型目的是提供一种学习机主控电路，以解决现有技术的学习机主控电路信息处理能力差的问题。为了达到上述目的，本实用新型所采用的技术方案为一种学习机主控电路，包括型号为LQFP144的微处理器MPU，其特征在于所述微处理器MPU的PWMUSB_B00T/GPI04_WD引脚通过相互串联的电阻R68、按钮开关SW16接电源，微处理器MPU的VCM引脚、BANDGAP引脚分别通过相互并联的电容接电源地，微处理器 MPU的R100K_TS引脚通过RC滤波电路接电源地，微处理器MPU的RREF引脚与VDD引脚之间连接有相互串联的电阻似4和电容C36，RREF引脚与VDD引脚之间电阻R24、电容C36之间还引出有导线接地，微处理器MPU的SPVDD2引脚、VDD3/DC_V18_0引脚分别通过相互并联的电容C54、C60接地，微处理器MPU的DC_SW18引脚通过串联的二极管D4、电感Ll接入 VDD3/DC_V18_0引脚上相互并联的电容C54、C60的并联端，微处理器MPU的XTAL12M0引脚、 XTAL12MI引脚之间接有主程序晶振电路，微处理器MPU的XTAL32K0引脚、XTAL32KI引脚之间接有RTC晶振电路。所述的一种学习机主控电路，其特征在于所述主程序晶振电路包括四引脚的晶振Y2，晶振Y2两个引脚接地，另两个引脚分别通过电容C16、C17接地，微处理器MPU的 XTAL12M0引脚、XTAL12MI引脚分别与晶振Y2接有电容C16、C17的引脚一一对应连接。所述的一种学习机主控电路，其特征在于所述RTC晶振电路包括晶振Y1，晶振Yl 两端分别与微处理器MPU的XTAL32K0引脚、XTAL32KI引脚一一对应连接，晶振Yl两端之间还分别通过电容C18、C19接地，且晶振Yl两端还接有电阻R6。本实用新型采用运算能力较强的型号为LQFP144的微处理器，主程序晶振电路给微处理器中的主程序提供时钟信号，RTC晶振电路给微处理器提供计时时钟信号，通过微处理器上连接的RC滤波电路实现信号的滤波，通过微处理器上连接的由电感及相互并联的电容构成的LC振荡电路实现学习机的电磁振荡。本实用新型能够有效地提高学习机主控电路的信息处理能力，同时微处理器上的多个接口可实现功能的扩展。
图1为本实用新型的结构示意图。
具体实施方式
如图1所示。一种学习机主控电路，包括型号为LQFP144的微处理器MPU，微处理器MPU的PWMUSB_B00T/GPI04_WD引脚通过相互串联的电阻R68、按钮开关SW16接电源，微处理器MPU的VCM引脚、BANDGAP引脚分别通过相互并联的电容接电源地，微处理器MPU的 R100K_TS引脚通过RC滤波电路接电源地，微处理器MPU的RREF引脚与VDD引脚之间连接有相互串联的电阻似4和电容C36，RREF引脚与VDD引脚之间电阻R24、电容C36之间还引出有导线接地，微处理器MPU的SPVDD2引脚、VDD3/DC_V18_0引脚分别通过相互并联的电容 C54、C60接地，微处理器MPU的DC_SW18引脚通过串联的二极管D4、电感Ll接入VDD3/DC_ V18_0引脚上相互并联的电容C54、C60的并联端，微处理器MPU的XTAL12M0引脚、XTAL12MI 引脚之间接有主程序晶振电路，微处理器MPU的XTAL32K0引脚、XTAL32KI引脚之间接有 RTC晶振电路。主程序晶振电路包括四引脚的晶振Y2，晶振Y2两个引脚接地，另两个引脚分别通过电容C16、C17接地，微处理器MPU的XTAL12M0引脚、XTAL12MI引脚分别与晶振Y2 接有电容C16、C17的引脚一一对应连接。RTC晶振电路包括晶振Y1，晶振Yl两端分别与微处理器MPU的XTAL32K0引脚、XTAL32KI引脚一一对应连接，晶振Yl两端之间还分别通过电容C18、C19接地，且晶振Yl两端还接有电阻R6。
权利要求1.一种学习机主控电路，包括型号为LQFP144的微处理器MPU，其特征在于所述微处理器MPU的PWMUSB_B00T/GPI04_WD引脚通过相互串联的电阻R68、按钮开关SW16接电源， 微处理器MPU的VCM引脚、BANDGAP引脚分别通过相互并联的电容接电源地，微处理器MPU 的R100K_TS引脚通过RC滤波电路接电源地，微处理器MPU的RREF引脚与VDD引脚之间连接有相互串联的电阻RM和电容C36，RREF引脚与VDD引脚之间电阻R24、电容C36之间还引出有导线接地，微处理器MPU的SPVDD2引脚、VDD3/DC_V18_0引脚分别通过相互并联的电容C54、C60接地，微处理器MPU的DC_SW18引脚通过串联的二极管D4、电感Ll接入 VDD3/DC_V18_0引脚上相互并联的电容C54、C60的并联端，微处理器MPU的XTAL12M0引脚、 XTAL12MI引脚之间接有主程序晶振电路，微处理器MPU的XTAL32K0引脚、XTAL32KI引脚之间接有RTC晶振电路。
2.根据权利要求1所述的一种学习机主控电路，其特征在于所述主程序晶振电路包括四引脚的晶振Y2，晶振Y2两个引脚接地，另两个引脚分别通过电容C16、C17接地，微处理器MPU的XTAL12M0引脚、XTAL12MI引脚分别与晶振Y2接有电容C16、C17的引脚一一对应连接。
3.根据权利要求1所述的一种学习机主控电路，其特征在于所述RTC晶振电路包括晶振Y1，晶振Yl两端分别与微处理器MPU的XTAL32K0引脚、XTAL3II弓丨脚一一对应连接， 晶振Yl两端之间还分别通过电容C18、C19接地，且晶振Yl两端还接有电阻R6。
专利摘要本实用新型公开了一种学习机主控电路，包括微处理器，微处理器上接有RC滤波电路、LC振荡电路，接电源地，微处理器上还接有主程序晶振电路、RTC晶振电路。本实用新型采用运算能力较强的型号为LQFP144的微处理器，能够有效地提高学习机主控电路的信息处理能力，同时微处理器上的多个接口可实现功能的扩展。
文档编号G09B5/00GK202268089SQ201120309298
公开日2012年6月6日 申请日期2011年8月24日 优先权日2011年8月24日
发明者周建华, 宁争荣, 胡宝华, 蒋智谋 申请人:安徽状元郎电子科技有限公司
最新回复(0)