一种空间用两相混合步进电机恒流驱动系统的制作方法

1.本技术涉及空间机电控制技术领域，具体而言，涉及一种空间用两相混合步进电机恒流驱动系统。


背景技术：

2.空间机电控制领域，以小型化和高可靠为永恒追求。两相混合步进电机在宇航任务中因结构简单，成熟度高而得到广泛应用，恒流斩波驱动因其可保证电机无论在任何工况下，电流都可保持在电机设计额定值，极大提高了电机应用可靠性而作为基本驱动设计方案。
3.其基本组成包括逻辑控制电路、比较器、延时电路、h桥等，在恒流斩波应用中，h桥有驱动频率的限制，不能过高，因此需要延时/限频电路，一般采用555定时器或结合fpga产生，但是前者需要额外增加两个芯片及外围电路，后者需要fpga实现较为复杂的控制逻辑，前者增加了电路规模，后者增加了软件设计复杂度，同时为保证时序可靠性通常还需额外增加波形整形电路。


技术实现要素：

4.本技术提供了一种空间用两相混合步进电机恒流驱动系统，直接将电平比较和延时功能融为一体，降低了电路规模、同时提升了电路可靠性。
5.为了实现上述目的，本技术提供了一种空间用两相混合步进电机恒流驱动系统，包括fpga芯片、集成h桥电路、迟滞比较器、电流控制比较电平、电流采样电阻以及电流比较控制电源，其中：fpga芯片通过方向控制端和电流禁止端与集成h桥电路连接；迟滞比较器的输入端分别与电流采样电阻以及电流控制比较电平连接，输出端通过电流控制端与集成h桥电路连接；电流比较控制电源通过上拉电阻与迟滞比较器的输出端连接。
6.进一步的，集成h桥电路包括控制逻辑模块、h桥电路以及步进电机单相绕组，其中：h桥电路包括4个开关电路，开关电路由mos管组成；控制逻辑模块的输入端与fpga芯片和迟滞比较器连接，输出端与每个开关电路控制端连接；步进电机单相绕组分别与4个开关电路连接；上方2个开关电路与电机电源连接，下方2个开关电路与电流采样电阻连接。
7.进一步的，电流控制比较电平包括电阻r1和电阻r2。
8.进一步的，fpga芯片为sram型芯片。
9.进一步的，集成h桥电路通过fpga芯片和迟滞比较器的控制信号能够实现恒流斩波控制、电机加减速控制以及环分控制。
10.本发明提供的一种空间用两相混合步进电机恒流驱动系统，具有以下有益效果：
11.本技术采用迟滞比较器的方式，直接将电平比较和延时功能融为一体，降低了电路规模、同时提升了电路可靠性；通过sram型fpga内置存储器，贮存加减速控制表，无需外部存储器，形成带加减速控制的二细分环分控制逻辑，在进一步降低了电路规模的同时，提升了产品可靠性，且已完成在轨应用验证，具备一定的推广价值。
附图说明
12.构成本技术的一部分的附图用来提供对本技术的进一步理解，使得本技术的其它特征、目的和优点变得更明显。本技术的示意性实施例附图及其说明用于解释本技术，并不构成对本技术的不当限定。在附图中：
13.图1是根据本技术实施例提供的空间用两相混合步进电机恒流驱动系统的示意图；
14.图2是根据本技术实施例提供的迟滞比较器恒流斩波的原理图；
15.图3是根据本技术实施例提供的迟滞比较器恒流斩波的电路图；
16.图4是根据本技术实施例提供的电机加减速控制的示意图；
17.图5是根据本技术实施例提供的环分控制示意图；
具体实施方式
18.为了使本技术领域的人员更好地理解本技术方案，下面将结合本技术实施例中的附图，对本技术实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本技术一部分的实施例，而不是全部的实施例。基于本技术中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都应当属于本技术保护的范围。
19.需要说明的是，本技术的说明书和权利要求书及上述附图中的术语“第一”、“第二”等是用于区别类似的对象，而不必用于描述特定的顺序或先后次序。应该理解这样使用的数据在适当情况下可以互换，以便这里描述的本技术的实施例。此外，术语“包括”和“具有”以及他们的任何变形，意图在于覆盖不排他的包含，例如，包含了一系列步骤或单元的过程、方法、系统、产品或设备不必限于清楚地列出的那些步骤或单元，而是可包括没有清楚地列出的或对于这些过程、方法、产品或设备固有的其它步骤或单元。
20.在本技术中，术语“上”、“下”、“左”、“右”、“前”、“后”、“顶”、“底”、“内”、“外”、“中”、“竖直”、“水平”、“横向”、“纵向”等指示的方位或位置关系为基于附图所示的方位或位置关系。这些术语主要是为了更好地描述本技术及其实施例，并非用于限定所指示的装置、元件或组成部分必须具有特定方位，或以特定方位进行构造和操作。
21.并且，上述部分术语除了可以用于表示方位或位置关系以外，还可能用于表示其他含义，例如术语“上”在某些情况下也可能用于表示某种依附关系或连接关系。对于本领域普通技术人员而言，可以根据具体情况理解这些术语在本技术中的具体含义。
22.另外，术语“多个”的含义应为两个以及两个以上。
23.需要说明的是，在不冲突的情况下，本技术中的实施例及实施例中的特征可以相互组合。下面将参考附图并结合实施例来详细说明本技术。
24.如图1、图3所示，本技术提供了一种空间用两相混合步进电机恒流驱动系统，包括fpga芯片、集成h桥电路、迟滞比较器、电流控制比较电平、电流采样电阻以及电流比较控制电源，其中：fpga芯片通过方向控制端和电流禁止端与集成h桥电路连接；迟滞比较器的输入端分别与电流采样电阻以及电流控制比较电平连接，输出端通过电流控制端与集成h桥电路连接；电流比较控制电源通过上拉电阻与迟滞比较器的输出端连接。
25.具体的，本技术实施例提供的空间用两相混合步进电机恒流驱动系统主要提供了
一种电机的控制电路，对空间用两相混合步进电机的运行进行控制，其中两相混合是指电机混合了永磁式和反应式电机的优点，步进角减小，精度提高，这种步进电机的应用最为广泛，而恒流驱动是作为一种控制方式，能够保持电机绕组中电流的恒定，电机驱动力与驱动电流成正比，电流恒定，输出力矩稳定。在航天空间应用中需要电路结构尽可能简单(元器件少)，降低重量(布局面积小)，在恒流斩波应用中，h桥有驱动频率限制，不能过高，因此需要延时/限频电路，一般采用555定时器或结合fpga产生，前者需要额外增加两个芯片及外围电路，后者需要fpga实现较为复杂的控制逻辑。而本技术实施例采用迟滞比较器只是改进了原有比较器的电路，但是实现了延时/限频的功能，只需要增加2个电阻即可。fpga芯片是可编程逻辑阵列的简称，在本技术实施例中，主要通过fpga芯片实现逻辑关系的控制，从而对两相混合步进电机的工作状态进行控制，迟滞比较器一方面通过电流采样电阻采样电压和电流控制比较电平比较，从而产生电流控制(pwm)信号，另一方面主要产生限频延迟，防止集成h桥电路驱动频率过高，集成h桥电路将fpga芯片和迟滞比较器产生的控制信号转换为内部h桥开关电路的运行逻辑，从而实现对两相混合步进电机的控制，其中，集成h桥电路和迟滞比较器构成恒流斩波控制电路，通过fpga芯片的方向控制端信号输入和电流禁止端信号输入共同实现电机加减速控制以及环分续流控制。电流控制比较电平主要用于产生电机绕组所需的额定电流，电流采样电阻主要是将额定电流转换为电压，从而便于电路的处理，电路比较控制电源主要是提供电路控制比较电平的所需的电源。
26.进一步的，集成h桥电路包括控制逻辑模块、h桥电路以及步进电机单相绕组，其中：h桥电路包括4个开关电路，开关电路由mos管组成；控制逻辑模块的输入端与fpga芯片和迟滞比较器连接，输出端与每个开关电路控制端连接；步进电机单相绕组分别与4个开关电路连接；上方2个开关电路与电机电源连接，下方2个开关电路与电流采样电阻连接。控制逻辑模块将fpga芯片通过方向控制端(dir)和电流禁止端(brake)的输入信号以及迟滞比较器通过电流控制端(pwm)的输入信号转换为h桥开关电路的内部开关逻辑，然后通过4个开关电路控制步进电机单相绕组的转向，即通过交叉桥臂通电给电机绕组进行正向、反向通电，从而实现电机转向的控制。
27.进一步的，电流控制比较电平包括电阻r1和电阻r2。电阻r1和电阻r2主要为了进行分压，从而提供一个基准电平。
28.进一步的，fpga芯片为sram型芯片。fpga芯片采用锁存器作为记忆单元，用静态存储单元构成的存储器成为静态存储器，不需要另设电路定期刷新，存取速度很快，能够实时对两相混合步进电机进行控制。
29.进一步的，集成h桥电路通过fpga芯片和迟滞比较器的控制信号能够实现恒流斩波控制、电机加减速控制以及环分控制。恒流斩波控制和电机加减速控制、环分控制是独立的两个过程，恒流斩波控制决定电机绕组中的电流，而电机加减速控制和环分控制是一个过程中的不同阶段，电机启动后，恒流斩波会使电机绕组中电流恒定，此时通过控制dir(电流方向控制)和brake(绕组电流断开)可使电机中电流断开，正反向流动，从而电机按图5中，a+，a+b+，b+，a-b+，a-，a-b-，b-，a+b-的次序正向运行或逆序反向运行，该过程称为环分控制，其次序切换频率决定电机转速，而步进电机最高转速由于其自身转矩和负载限制，不能直接达到，可能会导致启动卡滞，需要以较低的频率逐步提高频率到最高转速，停止时，直接停止由于惯性作用，也容易导致电机损坏，因此需要逐步降低频率，该过程称为电机加
减速控制。
30.更具体的，在本技术实施例中进行恒流斩波控制时，如图2所示，根据选定的两相混合步进电机额定电流id*电流采样电阻rf，确认电机额定电压vm，通过电机最大控制频率要求(转换为td)确定高参考电压vh和低参考电压v
l
，如图3所示，显示了pwm产生的具体过程，vr与vm通过迟滞比较器进行比较，vr大于vm时，pwm输出为低，vr因td延迟继续上升一段时间，开始降落，当低于一定电压时，迟滞比较器又输出高电压，使vr继续上升，重复上述过程，可以使vr维持在vm附近，所以即绕组电流近似等于vm/r
采样电阻
，保持基本恒定，这种电流控制方式称为“恒流斩波”。根据公式1确定r1和r3，根据公式2确定r2，根据r
p
《r3和r
p
《pwm控制信号负载的要求确定r
p
：
[0031][0032][0033]
在本技术实施例进行电机加减速控制时，如图4所示，空间用两相混合步进电机矩频特性在使用转速范围内要求恒定，控制时可使用恒加速度方式控制，相邻两步之间关系如公式3所示，变换后解一元二次方程，按正解从启动频率对应步周期开始，可以计算直到最高转速每一步步周期，为便于fpga控制，将步周期直接以fpga最小计数周期为单位，换算为计数值，形成数据表，使用sram ip内核构建循环fifo或存储器，升速控制时，按环分节拍，地址累加读取计数值计数，计数完成后换一拍，同时加载下一个计数值，直到到达最高转速，降速时，地址递减，通过这一简单过程就可完成电机升降速控制：
[0034]
α＝(s
n-s
n-1
)
÷
δt
n-1
＝((θ
÷
δtn)-(θ
÷
δt
n-1
))
÷
δt
n-1
ꢀꢀꢀ
公式3
[0035]
式中：s：电机速度；а：电机加速度；δtn：第n步周期；θ：步距角。
[0036]
在本技术实施例进行环分控制时，两相四线混合式步进电机有两个绕组：a绕组和b绕组，电流与箭头方向相同分别为a+、b+，相反为a-、b-，电流方向与电机旋转方向关系按图5所示，按a+
→
a+b
‑→
b+
→
a-b+
→a‑→
a-b
‑→b‑→
a+b-依次控制电机绕组电流，可使步进电机正转，相反次序，电机反转。此时将a绕组方向、b绕组方向、a绕组使能、b绕组使能由高到低组成4位信号，以1001
→
1100
→
1110
→
0100
→
0101
→
0000
→
0010
→
1000顺序(双八拍环分)，即可驱动电机旋转。
[0037]
以上所述仅为本技术的优选实施例而已，并不用于限制本技术，对于本领域的技术人员来说，本技术可以有各种更改和变化。凡在本技术的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本技术的保护范围之内。

技术特征：
1.一种空间用两相混合步进电机恒流驱动系统，其特征在于，包括fpga芯片、集成h桥电路、迟滞比较器、电流控制比较电平、电流采样电阻以及电流比较控制电源，其中：所述fpga芯片通过方向控制端和电流禁止端与所述集成h桥电路连接；所述迟滞比较器的输入端分别与所述电流采样电阻以及所述电流控制比较电平连接，输出端通过电流控制端与所述集成h桥电路连接；所述电流比较控制电源通过上拉电阻与所述迟滞比较器的输出端连接。2.根据权利要求1所述的空间用两相混合步进电机恒流驱动系统，其特征在于，所述集成h桥电路包括控制逻辑模块、h桥电路以及步进电机单相绕组，其中：所述h桥电路包括4个开关电路，所述开关电路由mos管组成；所述控制逻辑模块的输入端与所述fpga芯片和所述迟滞比较器连接，输出端与每个开关电路控制端连接；所述步进电机单相绕组分别与4个开关电路连接；上方2个开关电路与电机电源连接，下方2个开关电路与所述电流采样电阻连接。3.根据权利要求1所述的空间用两相混合步进电机恒流驱动系统，其特征在于，所述电流控制比较电平包括电阻r1和电阻r2。4.根据权利要求1所述的空间用两相混合步进电机恒流驱动系统，其特征在于，所述fpga芯片为sram型芯片。5.根据权利要求1所述的空间用两相混合步进电机恒流驱动系统，其特征在于，所述集成h桥电路通过所述fpga芯片和所述迟滞比较器的控制信号能够实现恒流斩波控制、电机加减速控制以及环分控制。

技术总结
本申请涉及空间机电控制技术领域，具体而言，涉及一种空间用两相混合步进电机恒流驱动系统，包括FPGA芯片、集成H桥电路、迟滞比较器、电流控制比较电平、电流采样电阻以及电流比较控制电源，其中：FPGA芯片通过方向控制端和电流禁止端与集成H桥电路连接；迟滞比较器的输入端分别与电流采样电阻以及电流控制比较电平连接，输出端通过电流控制端与集成H桥电路连接；电流比较控制电源通过上拉电阻与迟滞比较器的输出端连接。本申请采用迟滞比较器的方式，直接将电平比较和延时功能融为一体，降低了电路规模、同时提升了电路可靠性。同时提升了电路可靠性。同时提升了电路可靠性。


技术研发人员：周颖 翟少雄 王长胜 高波 毛俊程 陈桐
受保护的技术使用者：兰州空间技术物理研究所
技术研发日：2022.09.27
技术公布日：2023/1/6