用于高速总线的测试点设计的制作方法

xiaoxiao2020-09-10  1

专利名称:用于高速总线的测试点设计的制作方法
技术领域
本发明涉及印刷电路板上的信号线。具体而言,本发明涉及一种用于高速总线的测试点设计。
背景技术
使用电路板如印刷电路板(PCB)上的金属迹线,在诸如集成电路、电阻器、电容器等电子部件之间通信传送电信号。电路板被配置成以希望的图案连接电子部件以形成统称为印刷电路组件(PCA)的电路。电路板通常包括由称为衬底或者电介质的绝缘材料层分离的一个或者多个导电层。导电层被蚀刻成导电图案或者迹线,以用于连接焊接到电路板的电子部件。导电层可以由通孔有选择地连接在一起。一个或者多个导电层可以由固体金属制成,用于提供接地平面和/或电源平面。电路板的外层通常包括电子部件焊接到的焊盘和连接盘。多数电路板也包括通常为塑料聚合物的焊料掩模层。焊料掩模覆盖电路板的不应被焊接的区域,并且在电子部件将焊接到电路板的区域中包括切口或者开口。通常为塑料聚合物的焊料掩模阻止焊料的润湿、防止焊料桥接于导体之间和引起短路,并且也可以提供防范环境污染物的保护。图1图示了示例电路板的切分侧视图。电路板包括多个层观-60,包括电介质层 30、34、38、42、46、50、54和58,接地平面32、40、44、48和56以及电源平面36和52。电路板也包括底层60和顶层28。成对信号线2和4以及测试点焊盘6和8配置于顶层28上。 应理解电子部件和附加信号线可以配置于顶层观上。虽然在图1中未示出,但是应理解可以添加焊料掩模作为顶层观的一部分。应理解可以在电路板中包括数目更多或者更少的电介质层、接地平面层和电源平面层。也理解可以添加和有选择地蚀刻附加导电层以在电路板内和在顶层观上的各种电子部件与信号线之间提供导电图案。通常在制造之后测试印刷电路组件(PCA)以验证电路板上的焊盘和通孔之间的迹线的连续性,并验证在电路板上加载的电子部件在规范内工作。通过向电路板上称为测试点焊盘的某些接触点施加电信号来进行电路板测试。电路板测试设备如自动在线测试 (ICT)能够探测受测试的电路板上的导电焊盘、通孔和迹线。电路板测试设备通常包括具有多个测试探测器的测试探测单元,各测试探测器能够接触电路板的某个测试点焊盘并且向测试点焊盘施加电信号。这需要在电路板布局内具有测试探测器可达的测试点。测试点焊盘通常是与电路板上的迹线连接的具有25至35毫米直径的圆形目标。在一些情况下,这些测试点是有意添加的测试点焊盘,而在其它情况下,测试点是在电路板中已经提供的通孔周围的焊盘。布局规则通常要求测试点焊盘隔开至少最小距离并且可能要求测试点焊盘的直径大大超过迹线的宽度。例如由于测试探测器的宽度,当两个单独探测器同时对接两个相邻测试点焊盘时,要求在相邻测试点焊盘之间的最小距离能提供用于由两个单独探测器达到的充分物理空间。这一最小距离通常从两个相邻测试点焊盘中的各焊盘的中心来测量并且称为跨距。在许多应用中,最小跨距为65毫米。
5
在许多应用中,通过成对差分传输信号线或者迹线传输高速数据。成对信号线接近地配置在一起、经常大近以至于无法使互补测试点焊盘连接到信号线,因为不能建立在两个测试点焊盘之间的最小跨距。图2图示了根据一种常规配置的成对差分传输信号线和对应测试点焊盘的俯视图。成对差分信号线包括第一信号线2和第二信号线4。第一测试点焊盘6用来测试第一信号线2,而第二测试点焊盘8用来测试第二信号线4。由于常规测试探测器的物理参数, 第一测试点焊盘6和第二测试点焊盘8必须相互间隔开最小距离,以便允许第一测试探测器接触第一测试点焊盘6而第二测试点探测器接触第二测试点焊盘8。这一最小距离定义为跨距,并且被图示为线条14,该跨距具有从第一测试点焊盘6的中心到第二测试点焊盘8 的中心测量的距离。如图2中所示,线条14垂直于信号线2和4,并且因而,两个测试点焊盘6和8被视为对准。在这一配置中,跨距14大到足以防止测试点焊盘6和8分别直接地连接到信号线2和4。移动测试点焊盘6和8以直接地连接到信号线2和4将禁止两个测试探测器同时达到测试点焊盘6和8。这样,测试点焊盘6从信号线2偏移,而测试点焊盘 8从信号线4偏移,由此提供最小跨距14。由于测试点焊盘6和8不再直接地连接到信号线2和4,所以必须间接地连接测试点焊盘6和8。延伸部或者桥接器10耦合到测试点焊盘6。通孔(未示出)将桥接器10耦合到与信号线2耦合的下层迹线(未示出)。类似地, 延伸部或者桥接器12耦合到测试点焊盘8。通孔(未示出)将桥接器12耦合到与信号线 4耦合的下层迹线(未示出)。在操作中,沿着信号线2传输的电信号在测试点焊盘6被划分成两个信号。第一信号向测试点焊盘6传输,而第二信号沿着信号线2继续。当测试探测器与测试点焊盘6接触时,第一电信号被传输到测试探测器。然而,当测试探测器未与测试点焊盘6接触时,这一信号路径视为“开路”,并且第一电信号被反射回信号线路2。这样,包括测试点焊盘6和信号线2的结构被称为“开路短截线”。开路短截线影响信号线2在测试点焊盘6的阻抗, 并且也影响沿着信号线2传输的电信号的信号质量。开路短截线的影响是按照测试点焊盘 2的物理尺寸测量的。开路短截线越大,对信号线2在测试点焊盘6的阻抗改变就越大,并且沿着信号线2传输的电信号的信号质量降低就越大。测试点焊盘8也形成类似的开路短截线。图3A图示了根据一种替代常规配置的成对差分传输信号线和对应测试点焊盘的俯视图。图3A的配置类似于图2的配置(其中测试点焊盘6和8被定位成具有最小跨距 14),不同在于连接线16将测试点焊盘6连接到信号线2,而连接线18将测试点焊盘8连接到信号线4。连接线16和18与信号线2和4以及测试点焊盘6和8在同一层上。使用与信号线和测试点焊盘在同一层上的连接线消除了对于比如图1中使用内层导电图案将测试点焊盘耦合到信号线的需要。然而,开路短截线结构被增大以包括测试点焊盘和连接线两者。这样,增加了开路短截线的影响,这又进一步改变信号线在测试点焊盘的阻抗,并且进一步降低沿着信号线传输的电信号的信号质量。图;3B图示了根据另一替代常规配置的成对差分传输信号线和对应测试点焊盘的俯视图。图3B的配置类似于图2的配置(其中测试点焊盘6和8被定位成具有最小跨距 14),不同在于更改信号线22和M以分别与测试点焊盘6和8直接地连接。分别将信号线 22和M重新定向以实现与测试点焊盘6和8的直接连接,这消除了对于比如图1中使用内层导电图案将测试点焊盘耦合到信号线的需要。希望控制跨过各个信号线的整个行程两端的传输阻抗值。影响信号路径的阻抗的关键参数有多个。这些参数包括信号线宽度、信号线与相邻信号线的间隔、信号线厚度以及焊料掩模和板材的介电常数。这些参数影响组合用以确定传输阻抗的信号线电感、电容和电阻(趋肤效应和DC)。向信号线添加测试点焊盘负面地影响传输阻抗。在测试点焊盘与定位于测试点焊盘下面的接地平面和电源平面之间形成电容。在概念上,测试点焊盘形成电容器的导体之一,而接地平面和电源平面形成电容器中的另一导体。该电容负面地影响了沿着连接至测试点焊盘的信号线路传输的电信号的信号质量。

发明内容
一种电路板包括成对差分信号线和成对测试点焊盘,一个测试点焊盘耦合到信号线之一而另一测试点焊盘耦合到另一信号线。两个测试点焊盘相对于彼此和两个信号线错开。电路板包括多个导电层和多个绝缘层。导电层可以被蚀刻成导电图案或者迹线,以用于连接焊接到电路板的电子部件。导电层可以通过通孔有选择地连接在一起。一个或者多个导电层可以是用于提供接地平面和/或电源平面的金属平面。为了最小化或者消除在测试点焊盘与下层接地平面和/或电源平面之间生成的电容,去除与各测试点焊盘直接地对准的接地平面的部分和/或电源平面的部分。在一个方面中,公开一种测试点设计。该测试点设计包括电路板,其包括多个层, 该多个层包括电源平面和接地平面,电路板还包括差分成对信号线,该差分成对信号线包括第一信号线和第二信号线;以及成对测试点焊盘,包括连接到第一信号线的第一测试点焊盘和连接到第二信号线的第二测试点焊盘,其中去除在第一测试点焊盘下面的电源平面的第一部分和接地平面的第一部分,并且去除在第二测试点焊盘下面的电源平面的第二部分和接地平面的第二部分。在一些实施方式中,第一测试点焊盘和第二测试点焊盘相对于成对信号线错开。第一测试点焊盘和第二测试点焊盘可以错开以使得在第一测试点焊盘的中心与第一信号线之间的第一垂直线未与在第二测试点的中心与第二信号线之间的第二垂直线对准。在第一测试点焊盘的中心与第二测试点焊盘的中心之间的跨距可以约为65 毫米。在一些实施方式中,成对测试点焊盘错开足以同时使第一探测器能够接触第一测试点焊盘而第二探测器能够接触第二测试点焊盘的跨距。差分信号线彼此相邻定位。第一信号线与第一测试焊盘连接的分段、第二信号线与第二测试焊盘连接的分段、第一测试焊盘和第二测试焊盘可以全都定位于相同平面中。第一测试点焊盘和第二测试点焊盘二者均定位于电路板的外层上。在一些实施方式中,电路板包括多个电源平面,并且去除一个或者多个电源平面中与第一测试点焊盘和第二测试点焊盘最近的第一部分和第二部分。在一些实施方式中,电路板包括多个接地平面,并且去除一个或者多个接地平面中与第一测试点焊盘和第二测试点焊盘最近的第一部分和第二部分。在一些实施方式中,电路板包括多个电源平面和多个接地平面,并且去除一个或者多个电源平面中和一个或者多个接地平面中与第一测试点焊盘和第二测试点焊盘最近的第一部分和第二部分。在另一方面中,公开一种为电路板配置测试点设计的方法,该电路板包括电源平面和接地平面。该方法包括从电源平面上将与电路板的外层上的第一测试点焊盘对准的第一位置去除电源平面的第一部分;从电源平面上将与电路板的外层上的第二测试点焊盘对准的第二位置去除电源平面的第二部分;从接地平面上将与第一测试点焊盘对准的第一位置去除接地平面的第一部分,其中接地平面上的第一位置与电源平面上的第一位置对准;从接地平面上将与第二测试点焊盘对准的第二位置去除接地平面的第二部分,其中接地平面上的第二位置与电源平面上的第二位置对准;向电路板的外层添加成对差分信号线,其中成对差分信号线包括第一信号线和第二信号线;以及向电路板的外层添加第一测试点焊盘和第二测试点焊盘,其中第一测试点焊盘连接到第一信号线而第二测试点焊盘连接到第二信号线。该方法也可以包括相对于成对信号线错开第一测试点焊盘的位置和第二测试点焊盘的位置。第一测试点焊盘和第二测试点焊盘可以错开以使得在第一测试点焊盘的中心与第一信号线之间的第一垂直线未与在第二测试点焊盘的中心与第二信号线之间的第二垂直线对准。在第一测试点焊盘的中心与第二测试点焊盘的中心之间的跨距可以约为65毫米。成对测试点焊盘可以错开足以同时使第一探测器能够接触第一测试点焊盘而第二探测器能够接触第二测试点焊盘的跨距。差分信号线彼此相邻定位。第一信号线与第一测试焊盘连接的分段、第二信号线与第二测试焊盘连接的分段、第一测试焊盘和第二测试焊盘可以全都定位于相同平面中。在一些实施方式中,电路板包括多个电源平面,并且去除多个电源平面中的一个或者多个电源平面与外层最近的第一部分和第二部分。在一些实施方式中,电路板包括多个接地平面,并且去除多个接地平面中的一个或者多个接地平面与外层最近的第一部分和第二部分。在一些实施方式中,电路板包括多个电源平面和多个接地平面,并且去除多个电源平面中的一个或者多个电源平面和多个接地平面中的一个或者多个接地平面与外层最近的第一部分和第二部分。电路板包括多个层,该多个层包括电源平面、接地平面和外层。在一些实施方式中,使用半导体加工技术来形成每个层,并且通过有选择的蚀刻来去除电源平面和接地平面中的每个平面的第一部分和第二部分。在这一情况下,电源平面被去除的第一部分和第二部分由来自沉积于电源平面之上的绝缘层的绝缘材料填充,并且接地平面被去除的第一部分和第二部分由来自沉积于接地平面之上的绝缘层的绝缘材料填充。在一些实施方式中,该方法也包括单独地形成至少电源平面作为第一分层结构的部分和接地平面作为第二分层结构的部分;将第一分层结构耦合到第二分层结构以形成组合层结构;从组合层结构切割第一块和第二块,其中第一块的位置对应于接地平面上的第一位置和电源平面上的第一位置,而第二块的位置对应于接地平面上的第二位置和电源平面上的第二位置;以及将外层耦合到组合层结构以使得第一测试点焊盘与第一块对准而第二测试点焊盘与第二块对准。在这一实施方式中,成对差分信号线、第一测试点焊盘和第二测试点焊盘可以在将外层耦合到组合层结构之前形成于外层上。取而代之, 可以在形成成对差分信号线、第一测试点焊盘和第二测试点焊盘于外层上之前,将外层耦合到组合层结构,并且一旦耦合到组合层结构,则将成对差分信号线、第一测试点焊盘和第二测试点焊盘形成于外层上。测试点设计的其它特征和优点将在考察下文阐述的实施方式具体描述之后变得清楚可见。


附图并入于本说明书中并且形成本说明书的一部分,其图示了测试点设计的实施方式并且与说明书一起用于说明测试点设计的原理,但是并不使测试点设计限于公开的例子。图1图示了示例电路板的切分侧视图。图2图示了根据一种常规配置的成对差分传输信号线和对应测试点焊盘的俯视图。图3A图示了根据一种替代常规配置的成对差分传输信号线和对应测试点焊盘的俯视图。图;3B图示了根据另一替代常规配置的成对差分传输信号线和对应测试点焊盘的俯视图。图4图示了在错开配置中定位的成对差分传输信号线和对应测试点焊盘的俯视图。图5图示了包括图4的成对差分传输信号线和对应测试点焊盘的示例电路板的切分侧视图。图6图示了图5的电路板配置的等距和概念化视图,该视图仅示出了导电平面。图7图示了信号线在测试点焊盘的阻抗对比时间的示例曲线图,其中测试点焊盘错开但未去除接地平面和电源平面与测试点焊盘最近的部分。图8图示了信号线在测试点焊盘的阻抗对比时间的示例曲线图,其中测试点焊盘错开并且去除了接地平面和电源平面与测试点焊盘最近的部分。图9图示了在各种配置之下成对差分信号线的差分插入损耗对比频率的示例曲线图。相对于附图中的若干视图来描述测试点设计。在适当情况下并且仅当在不止一幅附图中公开并示出了相同元件时,将使用相同的附图标记来指示这样的相同元件。
具体实施例方式现在将具体参照测试点设计的实施方式,在附图中图示了这些实施方式的例子。 尽管下文将结合实施方式描述测试点设计,但是将理解它们并不使测试点设计限于这些实施方式和例子。恰好相反,测试点设计将覆盖可以包括在如所附权利要求书限定的测试点设计的精神实质和范围内的替代、修改和等效设计。另外,在测试点设计的下文具体描述中,阐述诸多具体细节以便更完全地举例说明测试点设计。然而,本领域普通技术人员将清楚,在没有这些具体细节的情况下,仍可实现测试点设计。在其它实例中,尚未具体描述公知方法和过程、部件和处理,以免不必要地使测试点设计的各方面难以理解。当然将要理解,在开发任何这样的实际实施时,必须进行诸多实施特有的决策以便实现开发者的具体目标、比如符合应用和业务有关约束,并且这些具体目标将随着实施和开发者而变化。另外,将理解,这样的开发工作可能是复杂和耗时的,但是对于从本公开内容中获益的本领域普通技术人员而言将是从事工程的一项例行程序。测试点设计的实施方式涉及一种电路板,该电路板包括成对差分信号线(被单独地称为第一信号线和第二信号线)和成对测试点焊盘,即连接到第一信号线的第一测试点焊盘和连接到第二信号线的第二测试点焊盘。两个测试点焊盘的位置错开以使得与第一测试点焊盘的中心和第二测试点焊盘的中心连接的线不垂直于两条信号线。两个测试点焊盘也定位成具有最小跨距,该最小跨距足以允许两个测试探测器同时达到两个测试点焊盘。以这一方式,各测试点焊盘在维持最小跨距的同时,直接地连接到信号线之一。电路板包括多个导电层和多个绝缘层。导电层可以被蚀刻成导电图案或者迹线, 以用于连接焊接到电路板的电子部件。导电层可通过通孔有选择地连接在一起。一个或者多个导电层可以是用于提供接地平面和/或电源平面的金属平面。在一些实施方式中,成对差分信号线和对应测试点焊盘形成于电路板的顶层上。焊料掩模可以形成于顶层之上, 而在焊料掩模中的开口位于各测试点焊盘处。在其它实施方式中,成对差分信号线和对应测试点焊盘形成于电路板的底层上。在更多其它实施方式中,成对差分信号线形成于电路板的一个或者多个内导电层上,并且信号线从一个或者多个内层被路由至诸如顶层或者底层的外层,各信号线在该外层连接到对应测试点焊盘。这样,各信号线的至少部分形成于电路板的该外层上,其中信号线的该部分在该外层连接到测试点焊盘。为了最小化或者消除在测试点焊盘与下层接地平面和/或电源平面之间生成的电容,去除接地平面与测试点焊盘直接地对准的部分和/或电源平面与测试点焊盘直接地对准的部分。在测试点焊盘形成于电路板的顶层上这样的配置中,去除接地平面和/或电源平面直接地在测试点焊盘下面的部分。在电路板包括多个接地平面的配置中,去除一个或者多个接地平面与测试点焊盘最近的部分。在电路板包括多个电源平面这一种配置中, 去除一个或者多个电源平面与测试点焊盘最近的部分。正是设计配置决定接地平面和/或电源平面中有多少个要具有去除的部分。去除的接地平面和/或电源平面的导电部分离开测试点焊盘越远,由测试点焊盘生成的不期望电容的减少就越大。在一些实施方式中,与测试点焊盘最近的接地平面和电源平面具有去除的部分。一般而言,与测试点焊盘最近的任何数目的导电平面、接地平面或者电源平面都可具有去除的部分。图4图示了在错开配置中定位的成对差分传输信号线和对应测试点焊盘的俯视图。成对差分信号线包括第一信号线102和第二信号线104。第一测试点焊盘106用来测试第一信号线102,而第二测试点焊盘108用来测试第二信号线104。第一测试点焊盘106 的位置和第二测试点焊盘108的位置相对于两个信号线102、104错开,也就是说,两个测试点焊盘106、108相对于两个信号线106、108并未相互对准。如图4中所示,将第一测试点焊盘106的中心与第二测试点焊盘108的中心连接的线条并未垂直于两个信号线102、104。 这两个测试点焊盘106、108也定位成具有最小跨距114,该最小跨距足以允许两个测试探测器同时达到两个测试点焊盘106、108。以这一方式,各测试点焊盘106、108在维持最小跨距114的同时分别直接地连接到信号线102、104之一。两个测试点焊盘106、108错开彼此相隔至少最小跨距114,以允许第一测试探测器接触第一测试点焊盘106而第二测试探测器同时接触第二测试点焊盘108。在一种示例应用中,最小跨距近似为65毫米。应理解,两个测试点焊盘106、108的位置可以错开,以适应大于或者少于65毫米的最小跨距。由于两个测试点焊盘106、108分别直接地连接到信号线102、104,所以与如在图2 的常规配置中测试点焊盘从信号线偏移的情况相比,减少了与各测试点焊盘106、108对应的开路短截线S的物理尺寸。在测试点焊盘106具有与测试点焊盘6相同的直径的示例配置(图2)中,与测试点焊盘106对应的开路短截线S小于与测试点焊盘6对应的开路短截线T(图2)。更小的开路短截线值减少了测试点焊盘的阻抗影响,这获得在测试点焊盘通过信号线的更高信号质量的电信号。图5图示了包括图4的成对差分信号线和对应测试点焊盘的示例电路板的切分侧视图。电路板包括多个层,包括电介质层130、134、138、142、146、150、154和158、接地平面
132、140、144、148和156以及电源平面136和152。电路板也包括底层160和顶层128。成对信号线102和104以及测试点焊盘106和108配置于顶层1 上。应理解,电子部件和附加信号线可以配置于顶层1 上。虽然在图5中未示出,但是应理解,可以在顶层1 上添加焊料掩模而在焊料掩模中的开口允许测试探测器达到测试点焊盘106和108。应理解, 在电路板中可以包括数目更多或者更少的电介质层、接地平面层和电源平面层。也应理解, 可以添加和有选择地蚀刻附加导电层,以在电路板(包括顶层观上的信号线102和104) 内和在耦合到电路板的各种电子部件之间提供导电图案。除了错开两个测试点焊盘106、108的位置之外,还去除或者“切割”一个或者多个导电平面与测试点焊盘最近的部分,使得在概念上形成完全地通过传导平面的厚度的孔洞或者孔。在测试点焊盘106、108形成于“顶”层1 上的情况下,导电平面的各去除部分是与测试点焊盘对准或者在测试点焊盘“下面”的那一部分。如图5中所示,部分133在概念上代表与测试点焊盘106对准或者在测试点焊盘106下面的接地平面132的去除部分。类似地,部分131代表与测试点焊盘108对准的接地平面132的去除部分。根据应用和对由测试点焊盘引起的电容的期望调节,一个或者多个导电层可以具有类似地去除的一部分。在图5的示例应用中,去除电源平面136和接地平面140这两个附加导电层的部分。具体而言,部分137代表与测试点焊盘106对准的电源平面136的去除部分,而部分135代表与测试点焊盘108对准的电源平面136的去除部分。另外,部分141代表与测试点焊盘106对准的接地平面140的去除部分,而部分139代表与测试点焊盘108对准的接地平面140的去除部分。应理解可以从与测试点焊盘最近的多于或者少于三个的导电平面将部分去除。图6图示了图5的电路板配置的等距和概念化视图,该视图仅示出了导电平面。图 6中的视图示出了信号线102、104、测试点焊盘106、108以及导电平面132、136和140,其中与测试点焊盘106和108对准的部分被去除。图6中未示出绝缘层130、134和138以便更好地图示在测试点焊盘106、108与导电平面132、136、140的去除部分之间的关系。在图6 中所示示例配置中,测试点焊盘106、108的形状为圆形,而去除部分的形状为方形。在替代配置中,测试点焊盘可以具有不同于圆形的形状,而导电层的去除部分可以具有不同于方形的形状。在一些实施方式中,测试点焊盘的形状与去除部分的形状相同。在其它实施方式中,去除部分的形状和尺寸至少大到足以使得从其去除部分的传导平面的任何部分未与测试点焊盘的任何部分保持对准。参照图5,去除部分131、133、135、137、139和141代表导电平面132、136、和140 的已经去除的部分。这样,部分131、133、135、137、139和141未包括导电材料。在一些实施方式中,部分131、133、135、137、139和141保持为空,也就是说,无材料占据由部分131、
133、135、137、139和141所代表的空间。在其它实施方式中,部分131、133、135、137、139和 141由绝缘材料填充。可以使用任何常规制作工艺来形成部分131、133、135、137、139和141。在一个实施方式中,通过将多个不同层组合层叠在一起来形成电路板。例如,衬底形成电介质层,并且导电层沉积于电介质层上以形成层组合,比如电介质层142和接地平面140。然后,可以有选择地蚀刻导电层,以去除将与对应测试焊盘点对准的期望部分,比如部分139和141。 可以用类似方式形成附加层组合,比如包括电介质层138和电源平面136的层组合,包括电介质层134和接地平面132的层组合,以及包括电介质层130和顶层128的层组合。然后使用任何其它常规粘结或者接合方法将各层组合层叠在一起或者耦合在一起,以形成电路板。形成于去除部分131、133、135、137、139、141中的间隙可以留为空或者在将层组合层叠在一起之前由绝缘材料填充。在另一实施方式中,通过例如使用常规半导体制作加工方法在彼此之上制作各层来形成电路板。在这一实施方式中,部分131、133、135、137、139、141由用来形成覆盖层的绝缘材料填充。例如部分139和141由用于电介质层138的材料填充,部分135和137由用于电介质层134的材料填充,而部分131和133由用于电介质层130的材料填充。在又一实施方式中,通过将多个不同层组合耦合在一起来形成电路板,而并不在耦合之前蚀刻部分131、133、135、137、139、141。例如,耦合层组合以形成中间电路板结构, 该结构包括层 132、134、136、138、140、142、144、146、148、150、152、154、156、158 和 160,而不包括电介质层130和顶层128。在添加包括电介质层130和顶层1 的层组合之前,有选择地切割层132、134、136、138和140,以从与测试点焊盘106和108对准或者在测试点焊盘 106和108下面的所有层132、134、136、138、140去除块。这些去除的块包括部分131、133、 135、137、139和141。以这一方式,在各测试点焊盘下面去除块,其中该块包括一个或者多个导电层和一个或者更多绝缘层与测试点焊盘最近的部分。一旦去除块,则向块被去除的中间电路板结构添加包括电介质层130和顶层128的顶层组合。去除的块可以留为空或者可以在添加顶层组合之前由绝缘材料填充。如果块留为空,则下层电介质层130向测试点焊盘提供支撑。应理解,可以使用上述技术的任何组合来形成导电平面部分被去除的电路板。也应理解,可以使用允许选择去除一个或者多个导电层与测试点焊盘最近的部分的任何常规电路板制作技术,来形成电路板。在一种示例高速总线设计中,针对信号线阻抗的期望设计目标为100欧姆。实际阻抗与100欧姆相差越大,对性能的负面影响就越大。向成对差分信号线添加测试点焊盘从将阻抗从期望目标水平拉低。然而,去除一个或者多个接地平面和一个或者多个电源平面与测试点焊盘最近的部分将阻抗上拉至更加接近期望目标水平。图7图示了信号线在测试点焊盘的阻抗对比时间的示例曲线图,其中测试点焊盘错开但是未去除接地平面和电源平面与测试点焊盘最近的部分。在这一示例应用中,阻抗被下拉至近似84欧姆。图8图示了信号线在测试点焊盘阻抗对比时间的示例曲线图,其中测试点焊盘错开并且去除接地平面132和140以及电源平面136的部分。在这一示例应用中,阻抗上拉至近似79欧姆。图9图示了在各种配置之下成对差分信号线的差分插入损耗对比频率的示例曲线图。曲线图A示出了在未添加测试点焊盘时成对差分信号线的差分插入损耗对比频率。 曲线图B示出了在错开配置中添加测试点焊盘但是未去除接地平面和电源平面的部分时成对差分信号线的差分插入损耗对比频率。曲线图C示出了在错开配置中添加测试点焊盘并且去除接地平面和电源平面的部分时成对差分信号线的差分插入损耗对比频率。如图9 中所示,去除一个或者多个接地平面和一个或者多个电源平面与测试点最近的部分减少了对插入损耗的影响。上文依照向电路板的顶层添加测试点焊盘以及去除一个或者多个接地平面和一个或者多个电源平面与顶层最近的部分,来描述测试点设计。取而代之,可以向形成于底层上的信号线添加测试点焊盘,并且可以去除一个或者多个接地平面和一个或者多个电源平面与底层最近的部分。另外,取而代之,可以向顶层和底层两者添加测试点焊盘,并且可以去除一个或者多个接地平面和一个或者多个电源平面与顶层最近的部分以及一个或者多个接地平面和一个或者多个电源平面与底层最近的部分。上文依照包括错开测试点焊盘组合以及一个或者多个接地平面和/或一个或者多个电源平面的去除部分来描述测试点设计的实施方式。在替代实施方式中,错开测试点焊盘配置和去除部分配置可以实施为独立配置。上文依照维持两个相邻测试点焊盘之间的最小跨距来描述测试点设计的实施方式。在替代实施方式中,无需维持最小跨距,并且相邻测试点焊盘隔开的距离可以大于最小跨距。上文已经依照并入细节的具体实施方式
来描述测试点设计,以便于理解测试点设计的构造和操作原理。结合各种模块示出的具体配置和描述的方法仅仅出于示例性的目的。这里这样对具体实施方式
及其细节的引用并非意欲限制所附权利要求书的范围。本领域技术人员将清楚的是,可以在为了举例说明而选择的实施方式中进行修改而不脱离测试点设计的精神实质和范围。
1权利要求
1.一种测试点设计,包括a.电路板,包括多个层,所述多个层包括电源平面和接地平面,所述电路板还包括差分成对信号线,所述成对信号线包括第一信号线和第二信号线;以及b.成对测试点焊盘,包括连接到所述第一信号线的第一测试点焊盘和连接到所述第二信号线的第二测试点焊盘,其中去除在所述第一测试点焊盘下面的所述电源平面的第一部分和所述接地平面的第一部分,并且去除在所述第二测试点焊盘下面的所述电源平面的第二部分和所述接地平面的第二部分。
2.根据权利要求1所述的测试点设计,其中所述第一测试点焊盘和所述第二测试点焊盘相对于所述成对信号线错开。
3.根据权利要求2所述的测试点设计,其中所述第一测试点焊盘和所述第二测试点焊盘错开,以使得在所述第一测试点焊盘的中心与所述第一信号线之间的第一垂直线未与在所述第二测试点焊盘的中心与所述第二信号线之间的第二垂直线对准。
4.根据权利要求2所述的测试点设计,其中在所述第一测试点焊盘的中心与所述第二测试点焊盘的中心之间的跨距约为65毫米。
5.根据权利要求2所述的测试点设计,其中所述成对测试点焊盘错开足以同时使第一探测器能够接触所述第一测试点焊盘而第二探测器能够接触所述第二测试点焊盘的跨距。
6.根据权利要求1所述的测试点设计,其中所述差分信号线彼此相邻定位。
7.根据权利要求1所述的测试点设计,其中所述第一信号线与所述第一测试焊盘连接的分段、所述第二信号线与所述第二测试焊盘连接的分段、所述第一测试焊盘和所述第二测试焊盘全都定位于相同平面中。
8.根据权利要求1所述的测试点设计,其中所述第一测试点焊盘和所述第二测试点焊盘均定位于所述电路板的外层上。
9.根据权利要求1所述的测试点设计,其中所述电路板包括多个电源平面,并且去除一个或者多个电源平面中与所述第一测试点焊盘和所述第二测试点焊盘最近的所述第一部分和所述第二部分。
10.根据权利要求1所述的测试点设计,其中所述电路板包括多个接地平面,并且去除一个或者多个接地平面中与所述第一测试点焊盘和所述第二测试点焊盘最近的所述第一部 分和所述第二部分。
11.根据权利要求1所述的测试点设计,其中所述电路板包括多个电源平面和多个接地平面,并且去除一个或者多个电源平面中和一个或者多个接地平面中与所述第一测试点焊盘和所述第二测试点焊盘最近的所述第一部分和所述第二部分。
12.一种为电路板配置测试点设计的方法,所述电路板包括电源平面和接地平面,所述方法包括a.从与所述电路板的外层上的第一测试点焊盘对准的所述电源平面上的第一位置去除所述电源平面的第一部分;b.从与所述电路板的所述外层上的第二测试点焊盘对准的所述电源平面上的第二位置去除所述电源平面的第二部分;c.从所述接地平面上将与所述第一测试点焊盘对准的第一位置去除所述接地平面的第一部分,其中所述接地平面上的所述第一位置与所述电源平面上的所述第一位置对准;d.从所述接地平面上将与所述第二测试点焊盘对准的第二位置去除所述接地平面的第二部分,其中所述接地平面上的所述第二位置与所述电源平面上的所述第二位置对准;e.向所述电路板的所述外层添加成对差分信号线,其中所述成对差分信号线包括第一信号线和第二信号线;以及f.向所述电路板的所述外层添加所述第一测试点焊盘和所述第二测试点焊盘,其中所述第一测试点焊盘连接到所述第一信号线而所述第二测试点焊盘连接到所述第二信号线。
13.根据权利要求12所述的方法,还包括相对于所述成对信号线错开所述第一测试点焊盘的位置和所述第二测试点焊盘的位置。
14.根据权利要求13所述的方法,其中所述第一测试点焊盘和所述第二测试点焊盘错开,以使得在所述第一测试点焊盘的中心与所述第一信号线之间的第一垂直线未与在所述第二测试点焊盘的中心与所述第二信号线之间的第二垂直线对准。
15.根据权利要求13所述的方法,其中在所述第一测试点焊盘的中心与所述第二测试点焊盘的中心之间的跨距约为65毫米。
16.根据权利要求13所述的方法,其中所述成对测试点焊盘错开足以同时使第一探测器能够接触所述第一测试点焊盘而第二探测器能够接触所述第二测试点焊盘的跨距。
17.根据权利要求13所述的方法,其中所述差分信号线彼此相邻定位。
18.根据权利要求12所述的方法,其中所述第一信号线与所述第一测试焊盘连接的分段、所述第二信号线与所述第二测试焊盘连接的分段、所述第一测试焊盘和所述第二测试焊盘全都定位于相同平面中。
19.根据权利要求12所述的方法,其中所述电路板包括多个电源平面,并且去除所述多个电源平面中的一个或者多个电源平面与所述外层最近的所述第一部分和所述第二部分。
20.根据权利要求12所述的方法,其中所述电路板包括多个接地平面,并且去除所述多个接地平面中的一个或者多个接地平面与所述外层最近的所述第一部分和所述第二部分。
21.根据权利要求12所述的方法,其中所述电路板包括多个电源平面和多个接地平面,并且去除所述多个电源平面中的一个或者多个电源平面和所述多个接地平面中的一个或者多个接地平面与所述外层最近的所述第一部分和所述第二部分。
22.根据权利要求12所述的方法,其中所述电路板包括多个层,所述多个层包括所述电源平面、所述接地平面和所述外层,另外其中使用半导体加工技术来形成每个层并且通过选择性蚀刻来去除所述电源平面和所述接地平面中的各平面的所述第一部分和第二部分。
23.根据权利要求22所述的方法,其中所述电源平面被去除的第一部分和第二部分由来自沉积于所述电源平面之上的绝缘层的绝缘材料来填充,并且所述接地平面被去除的第一部分和第二部分由来自沉积于所述接地平面之上的绝缘层的绝缘材料填充。
24.根据权利要求12所述的方法,其中所述电路板包括多层,所述多层包括所述电源平面、所述接地平面和所述外层,所述方法还包括a.单独地形成至少所述电源平面作为第一分层结构的部分和所述接地平面作为第二分层结构的部分;b.将所述第一分层结构耦合到所述第二分层结构,以形成组合层结构;c.从所述组合层结构切割第一块和第二块,其中所述第一块的位置对应于所述接地平面上的所述第一位置和所述电源平面上的所述第一位置,而所述第二块的位置对应于所述接地平面上的所述第二位置和所述电源平面上的所述第二位置;以及d.将所述外层耦合到所述组合层结构,以使得所述第一测试点焊盘与所述第一块对准,而所述第二测试点焊盘与所述第二块对准。
25.根据权利要求M所述的方法,其中所述成对差分信号线、所述第一测试点焊盘和所述第二测试点焊盘在将所述外层耦合到所述组合层结构之前形成于所述外层上。
26.根据权利要求M所述的方法,其中在将所述成对差分信号线、所述第一测试点焊盘和所述第二测试点焊盘形成于所述外层上之前,将所述外层耦合到所述组合层结构,并且一旦耦合到所述组合层结构,则将所述成对差分信号线、所述第一测试点焊盘和所述第二测试点焊盘形成于所述外层上。
全文摘要
公开了一种用于高速总线的测试点设计以及为电路板配置测试点设计的方法。该电路板包括成对差分信号线和成对测试点焊盘,一个测试点焊盘耦合到信号线之一,而另一测试点焊盘耦合到另一信号线。两个测试点焊盘相对于彼此和两条信号线错开。电路板包括多个导电层和多个绝缘层。导电层可以被蚀刻成导电图案或者迹线,用于连接焊接到电路板的电子部件。导电层可以经由通孔有选择地连接在一起。一个或者多个导电层可以是用于提供接地平面和/或电源平面的金属平面。为了最小化或消除在测试点焊盘与下层接地平面和/或电源平面之间生成的电容,去除与各测试点焊盘直接地对准的接地平面的部分和/或电源平面的部分。
文档编号H05K1/02GK102196662SQ20111004396
公开日2011年9月21日 申请日期2011年2月22日 优先权日2010年2月23日
发明者吴莱昂 申请人:弗莱克斯电子有限责任公司

最新回复(0)