可编程的集成电路及方法
专利名称：可编程的集成电路及方法
技术领域：
本发明涉及涉及初级端调节(PSR)电源和PSR控制器集成电路，尤其涉 及一种可编程的集成电路及方法。
背景技术：
图1 (现有技术)是初级端调节恒流/恒压(PSR CC/CV)反激式电源1的 方框图。输入端2、 3上的交流(AC) 110-240伏线电压通过全波桥式整流器4 和相关的平滑电容5整流，以便在第一和第二输入节点6和7之间提供整流和 平滑后的近似直流电压。在第一输入节点6上的电压值本文中还称为"输入线 电压"或"线输入电压"(VIN)。
电源1通过重复地关闭和打开一个开关进行操作。在所示的例子中，开关 是双极型晶体管8。关闭开关8使得初级电流从节点6流出，经变压器23的初 级线圈9、开关8，经PSR CC/CV控制器集成电路11内部的另一个开关(未示 出)进入PSRCC/CV控制器集成电路的端子10，并且从PSR CC/CV控制器集成 电路11的接地端12到第二输入节点7。当开关8闭合时，流过初级线圈9的 电流使得能量存储在变压器23中。当开关8打开时，存储的能量以脉冲电流的 形式传递到电源的输出，该脉冲电流流过变压器23的次级线圈13和二极管14。 输出电容15跨接在电源的输出端16和17。电流脉冲对电容15充电。在恒压 (CV)模式中的稳态操作中，开关8以电容15上的输出电压V0UT基本恒定保 持在需要的调节输出电压处的方式进行迅速地打开和关闭。输出电压VOUT与辅 助线圈18 二端的电压VAUX相关。VAUX由包括电阻19和20的分压器分压，以 便在PSR CC/CV控制器集成电路11的FB端22上检测到分压器抽头21上的电 压。PSR CC/CV控制器集成电路11具有能产生参考电压VREF的内部参考电压 产生器。控制集成电路11通过将FB端子22上的电压保持等于内部参考电压 VREF，将输出电压VOUT调节为所需要的调节输出电压。
由电源输出提供的电流I0UT与流过初级线圈9的电流有关。在恒流(CC)操作模式中，通过检测跨过PSR CC/CV控制器集成电路11内的开关(未示出) 的电压检测初级电流的大小。所述电压是经过所述开关电流和开关电阻的乘积， 其由PSRCC/CV控制器集成电路11内的电流检测放大器检测和放大。通过将电 流检测放大器检测的峰值电压保持等于参考电压值VILIM，输出电流IOUT被调 节为所需要的调节输出电流。
在图1的例子中，电源1是诸如可用于对移动电话的可充电电池进行充电 的电池充电器。端子2和3处的AC (交流)引线通常插入墙体插座以接收交流 电流(AC) 110-240VAC电力。在接线末端处的两个端子16和17插入移动电话。 一开始，如果移动电话中的电池放电，则电池充电器工作在恒流(CC)模式， 并且以调节的电流量(本例中为1安培)提供充电电流。然后， 一旦电池充电 到输出电压V0UT达到所需要的调节电压(本例中为5伏)点，电源1开始工作 在恒压(CV)模式。然后调节PSRCC/CV电源l以便输出电压VOUT位于所需要
的调节输出电压，而所提供的输出电流减少。
图2 (现有技术)是输出电压与输出电流IOUT的关系图。 一开始，当PSR CC/CV反激式电源1工作在CC模式时，电源的输出电压和电流工作点位于线24 上。随着电池充电，电池上的电压增加，该点沿线24垂直上移。当该点到达角 25处时，电源转换到CV模式。代表输出电压和输出电流的该点沿着水平线26 往左移动。
然而，图2的图是理想情况下的。在实际PSR CC/CV反激式电源中，不遵 循线24和26。输出电压和电流点可能偏离线24和26很多，使实际电源工作 点位于指定的允许工作范围以外。在图2的例子中，为使电源满足指定规格和 标准，在CC模式中的输出电流IOUT必须在所调节的输出电流1安培的正负10% 内。类似地，在CV模式中的输出电压V0UT必须在所调节的输出电压5.0伏的 正负5%内。
有很多潜在原因使得实际电源工作点可能位于指定的界限以外。PSR CC/CV 控制器集成电路的不同单元可能受到制造集成电路使用的半导体制造过程、和 用于封装集成电路的过程不同方式地影响。美国专利6，750，640教导控制器 集成电路在"晶片测试"处已经测试之后，它们不同单元的操作可能会受封装过程不同程度地影响。例如，美国专利6， 750， 640教导，电源控制器芯片在"晶 片测试"和封装之后，在集成电路的"最后测试"中，可以修整或调节。
图3 (现有技术)是美国专利6， 750， 640中图1的复制。在集成电路的 最后测试中，在集成电路内的可编程电路连接被编程，以修整或调节电源控制 器芯片的某些功能，诸如过压阈值，欠压阈值，外部电流极限，最大占空比和 电源使能/禁用。尽管图3的电路中某些方面是令人满意的，但在其他方面是不 希望的和/或不能令人满意的。控制器集成电路以外的电路可能存在不同电源单 元之间看上去不同的电特性，这些不同处使得看上去同一批生产的电源的不同 单元，其输出电压和输出电流工作点位于图2的指定界限的外面。例如，某些 制造的电源单元可能在某些操作情况下沿着线27操作(见图4)，而其他单元 可能沿着线28操作(见图4)。此外，在某些操作情况下，某些电源单元可能 沿线29操作。例如，用于制造电源的批量生产的变压器可能各个变压器的初级 电感皆不同。此外，批量生产的电源线可能会有彼此不同的电阻。这些不同的 电感和电阻可能导致不同制造的电源单元工作在如图4所示的要求边界以外， 即使在最终测试中对控制器集成电路11进行调节也如此。此外，可能需要使用 相同的控制器集成电路和电源设计，但将不同的电源线连接到不同的电源单元， 可能使得某些单元具有长电源线，而其他单元具有短电源线。不管这些变化如 何，需要所有组装的电源在电源线端子末端提供的电力限定在图4中所示的指 定的5%到10%内。
发明内容
本发明所要解决的技术问题是提供一种可编程的集成电路及方法，可使得 实际电源工作点位于指定的界限之内。
为了解决以上技术问题，本发明提供了如下技术方案本发明提供了一种集成电路，包括初级端调节恒流/恒压控制器，其以 恒压模式调节开关电源的输出电压，使得所述输出电压被调节到一个调节的电 压值，并且该初级端调节恒流/恒压控制器以恒流模式调节所述开关电源的输出 电流使得所述输出电流被调节到一个调节的电流值；及非易失移位寄存器，其 存储第一值，其中，所述第一值是确定所述调节的电压值时的因数。
本发明更提供了一种初级端调节恒流/恒压控制器集成电路，可操作在恒 压模式和恒流模式下，所述初级端调节恒流/恒压控制器在非易失移位寄存器中 存储第一值和第二值，所述非易失移位寄存器是所述初级端调节恒流/恒压控制 器集成电路的一部分，其中所述第一值是确定一个电压的因数，在该电压处， 所述初级端调节恒流/恒压控制器集成电路在恒压模式下调节电源输出电压，并 且，其中所述第二值是确定一个电流的因数，在该电流处，所述初级端调节恒 流/恒压控制器集成电路在恒流模式下调节电源输出电流。
本发明另提供了一种方法，包括(a)将第一值和第二值移入初级端调节 恒流/恒压控制器集成电路中的非易失移位寄存器，其中所述第一值可由所述初 级端调节恒流/恒压控制器集成电路使用以将电源调节的输出电压设定到所述 初级端调节恒流/恒压控制器集成电路在恒压模式下调节到的电压，其中，所述 第二值可由所述初级端调节恒流/恒压控制器集成电路使用将电源调节的输出 电流设定到所述初级端调节恒流/恒压控制器集成电路在恒流模式下调节到的 电流。
本发明还提供了一种方法，包括(a)操作初级端调节电源和从中获得测 试数据，其中，所述初级端调节电源包括集成电路和变压器，其中，所述集成
电路包括初级端调节控制器；和(b)当所述初级端调节电源操作时，将信息编 程到集成电路，其中(b)发生在(a)的所述获得测试数据之后。
本发明也提供了一种集成电路，包括非易失存储电路，存储第一值和第 二值；和用于调节初级端调节恒流/恒压(初级端调节恒流/恒压)电源的装置， 其中，所述第一值是在设定被调节的输出电压时的因数，在该被调节的输出电 压处，所述输出以所述电源的恒压模式被调节，并且其中，所述第二值是在设 定被调节的输出电流时的因数，在该调节的输出电流处，所述输出以所述电源 的恒流模式被调节。最后，本发明提供了一种初级端调节控制器集成电路，具有许多个非易失可重写存储器，其特征在于，所述存储器被调整可存储多于两个的从下列组中取出的值设定恒压模式电源输出电压的值，设定恒流模式电源输出电流的值，控制效率变化补偿电路的值，控制线输入电压变化补偿电路的值，控制接线电阻补偿电路的值，控制初级电感变化补偿电路的值，将时钟频率设定在初级端调节控制器集成电路内的值，和将电压参考设定在初级端调节控制器集成电路内的值。
本发明采用的可编程的集成电路及方法，能使得实际电源工作点位于指定的界限之内。
下面详细描述其他结构和方法。本发明内容部分不限定本发明。本发明由权利要求限定。
附图示出了本发明的实施例，其中相同的标号表示相同的部件。图1 (现有技术)是传统PSR CC/CV电源图。
图2 (现有技术)是PSR CC/CV电源的输出电压V0UT对输出电流IOUT的理想关系图。
图3 (现有技术)是美国专利6，750，640中图1的复制图。
图4 (现有技术)是组装的PSR CC/CV电源的输出电压VOUT对输出电流
IOUT的关系图。
图5是根据本发明组成的系统200的电路图。
图6是图5的PSR CC/CV控制器集成电路203的更详细的电路图。
图7是列出由移入图6的非易失移位寄存器204的编程信息的各个位控制
的功能的表。
图8是示出能够实现图6的可编程电阻的一种方式的图。图9是图5的电源202中的信号波形图。
图10是示出一种本发明方法的波形图，该方法将图5的PSR CC/CV控制器集成电路203设到编程模式、将编程信息串行移入非易失移位寄存器、然后将编程信息编入非易失移位寄存器。
图11是本发明对PSR CC/CV控制集成电路编程方法的流程图。图12是实现图5非易失移位寄存器204的一个位的一种方式的简化电路图。
图13是示出由于实际组装的PSR CC/CV电源中效率的增加输出电流(I0UT)如何随着输出电压(V0UT)的减小而增加的图。
图14是图6的效率变化补偿电路238 (CC1)和线输入电压变化补偿电路239 (CC2)的电路图。
图15示出了在两种情况下初级电流ILP的斜坡上升，该两种情况导致两个不同的峰值电流值。
图16是图6的接线电阻补偿电路240 (CC3)的电路图。
附图中部分符号说明
201测试设备
202 组装的PSR CC/CV电源
203 可编程PSR CC/CV控制器IC
204非易失移位寄存器(存储电源输出控制参数)217 PSR CC/CV控制器407 去节点
具体实施例方式
现在将详细描述本发明的实施例，即附图中示出的例子。图5是根据一个根据本发明组成的系统200的图。系统200包括自动测试设备(简称"ATE" ) 201和电源202。电源202是一个已组装并且在操作的初级端调节恒流/恒压(PSR CC/CV)反激式电池充电器。在示例中，电源202是还没有被塑料外壳覆盖的电源的已组装印刷电路板。可以使用印刷电路板的各个节点进行探测和测试。
不象在本专利文件的背景部分描述的那样，只在集成电路的"最后测试"对PSR控制器集成电路进行测试和/或编程，新颖的PSR CC/CV控制器集成电路203是组装电源202的一部分。当电源202工作时，ATE 201对电源进行训练并且收集在不同工作条件下电源如何表现的信息。然后ATE 201使用收集的信息决定什么编程信息(DATA (数据))装入集成电路203的可重写非易失移位寄
ii存器204部分。为了加载编程信息，ATE通过某种机制将集成电路203设到编程模式。在本例中，ATE 201将一个不同寻常的高电压加到集成电路203的反馈端(简称FB端)206。由于该高电压不是正常电源操作期间(非编程模式操作期间)在FB端206上的通常电压，集成电路203的PSRCC/CV控制器电路217检测该不同寻常的高电压并响应于此进入编程模式。然后ATE 201与开关端(简称SW端)205上集成电路203的开关信号SW同步地将确定的编程信息(DATA)串行提供到反馈端206上。该编程信息被移入非易失移位寄存器204中。
在一个实施例中，PSR CC/CV控制器集成电路203含有可用于确认合适的编程信息装入集成电路203中的编程信息读回能力。微控制器的端子232是双向输入/输出端(同时也是三态输出端)，并且FB端206也是双向输入/输出端。集成电路203的控制逻辑包括査看从ATE 201接收到的第一位的逻辑，并且如果该位为零，则集成电路203保持在编程模式的写子模式(集成电路203在编程模式下被写入)，而如果该位为1，那么集成电路203进入编程模式的读子模式(由ATE 201从集成电路203读信息)，并且将编程信息移出FB端206并且移到导体233上。ATE 201从导体233读信息，并且确认合适的编程信息在写子模式期间移入非易失寄存器204。
一旦合适的编程信息在非易失寄存器204中，编程信息设定和调节电源202
的各种电输出特性。在一个例子中，编程信息(DATA)设定一个所需要的调节电压，在此电压处，集成电路203在恒压(CV)模式操作期间调节输出电压VOUT，并且还设置一个所需要的调节电流，在该电流处，集成电路203在恒流(CC)模式操作期间调节输出电流IOUT。 ATE 201对组装的电源逐个单元的进行这样的测试和编程。通过在电源制造的该"在线"阶段的测试和编程，由于电源组件诸如变压器和电源线的变化导致的在指定界限外操作的电流/电压点能够被补偿，这样编程之后的所有单元将工作在指定的界限内。下面进一步详细描述系统200的结构和操作。在iH常模式下工作
组装的PSR CC/CV电源202包括两个AC输入端207和208，全波桥式整流器209和平滑电容210。在输入端207和208上的交流110-240伏(AC)线电压通过整流器209和电容210整流，使得在第一和第二输入节点211和212之间呈现整流和平滑后的近似DC电压。在第一输入节点211上的电压还被称为"输入线电压"或"线输入电压"(VIN) 。 VIN用于向可编程PSRCC/CV控制器集成电路203供电。使用包括电阻213和电容214的网络来接收电力以便提供电压到集成电路203的电压端(简称VDD端)215上。输入节点212上的地电位提供到集成电路203的接地端(简称GND端)216上。
组装的PSR CC/CV电源202还包括一个变压器218， 一个开关219，组件220和221， 二个二极管223和224， 一个输出电容225，和一个端接于两个端子226和227的电源线。RCORD+和RC0RD-标识代表电源线的电阻。这些电阻例如可能近似于0.25欧姆。变压器218包括初级线圈228，次级线圈229和辅助线圈230.
图6是图5的PSR CC/CV控制器集成电路203的更详细的电路图。集成电路203包括非易失移位寄存器204。在图6中示出的电路的其余部分是图5的PSRCC/CV控制器217。集成电路203有四个并且只有四个端子FB端206， SW端205， VDD端215和GND端216。
图7是列出由存储在非易失移位寄存器204中的编程信息的各个位D0UT
控制的功能的表。
图8是示出能够实现图6的可编程电阻Rl， R2和R4的一种方式的图。在输入引线300上的输入四位数字值由4: 16解码器301解码，产生控制信号C卜C16。控制信号C1-C16的每一个控制示出的各个开关中相应的一个短接或接入在节点302和303之间的相关电阻RS1-RS16。电阻RS17总是接入节点302和303之间的电流路径。
当工作于恒压(CV)模式和正常模式(不是编程模式)时，集成电路203使得N沟道晶体管400 (见图6)导通。这允许电流开始从线输入节点211 (见图5)流通，经过初级线圈228，开关219进入集成电路203的SW端205，通过N沟道晶体管400到集成电路203的接地端216并且到地节点212。
图9是电源202中的信号波形图。标为ILP的波形代表流过初级线圈228的电流。响应于PCLK的上升沿，控制逻辑411 (见图6)将开关接通信号SWON置为高，由此在Tl时刻接通N沟道晶体管400。初级电流ILP如图9中所示斜坡上升。
13在开关400的断开期间，电源的输出电压V0UT与辅助线圈230上的电压VAUX有关。VAUX波形示于图9中。集成电路203通过使用经外部电阻RFB1和RFB2的分压器检测的VAUX电压，调节输出电压VOUT。在FB端206上检测到分压器抽头上划分出的VAUX电压。当电源处于正常模式中(不是在编程模式中)，信号PMB为高并且信号PM为低。因此，图6的开关401闭合，开关402断开。因此通过开关401提供FB端206上的电压并且提供到节点403上。反馈采样器404在每个开关周期在N沟道晶体管400的关断期间的时刻T3 (见图9)对节点403上的电压进行采样，并且将采样的电压VFB提供到节点405上。跨导误差放大器406根据节点405上的电压VFB和节点407上的参考电压VREF'之间的电压差产生一个误差信号。由于电容408，误差放大器406起着积分器的作用，以便随着时间过去，随着每个周期电压VFB相对VREF'增加，相对缓慢变化的电压VCOMP降低。电流检测放大器409检测在晶体管400开通时间内N沟道晶体管400的导通电阻上的压降。在图9中，在时刻Tl之后，当初级电流ILP开始斜坡上升时，电流检测信号VCS也开始斜坡上升。当电压VCS增加到达VCOMP点时，比较器410 (见图6)跳变，并且给控制逻辑411提供一个上升沿。控制逻辑411响应于从比较器410接收上升沿或从比较器412接收，将信号SWON强制为低并且关断N沟道晶体管400。在图9中时刻T2示出了 N沟道晶体管400的关断。如图9中波形ILS中所示，在初级线圈228中电流的切断导致电流流进次级线圈229。如所示，ILS电流斜坡下降直到其达到零。因为有一段当没有电流流进辅助线圈229中时，在开关219的关断期间的时间段，该操作称为"断续模式"操作。在时钟信号PCLK的下个上升沿上重复该开关周期。控制回路操作以将N沟道晶体管400保持导通达一个足够长的时间，节点405上的电压VFB被调节到等于节点407上的电压VREF，。调节VREF，以使得VOUT
被调节到所需要的电压。
当工作在恒流(CV)模式和正常模式(不是编程模式)时，集成电路203还使得N沟道晶体管400接通和关断。正如在CV模式的情况下，PCLK的上升沿使得控制逻辑411置信号SWON为高，由此使得N沟道晶体管400在开关周期的开始导通。然而，并非由于从比较器410输出的上升沿使N沟道晶体管400被关断，而是由于从限流比较器412输出的上升沿，将N沟道晶体管400关断。在N沟道晶体管400的接通时间，信号VCS与图9中所示的初级电流波形ILP 一起斜坡上升。尽管电压VCOMP高于电压VCS，电压VCS到达节点413上的电 压VILIM。因此，限流比较器412跳变并提供一个上升沿信号给控制逻辑411。 控制逻辑411通过将SW0N强制为低并且将N沟道晶体管400关断对该上升沿响 应。因此，并非如同在CV模式中来自比较器410的上升沿使得N沟道晶体管 400关断，而是来自限流比较器412的上升沿使得N沟道晶体管在CC模式关断。 调节节点413上的VILIM，以便IOUT被调节到所需要的调节电流。 在编程模式下工作
图10是图示一种本发明方法的波形图，该方法将PSR CC/CV控制器集成 电路203设为编程模式，且与SW同步地加载数据，并增加VDD以使VDD能够 用作编程电压，在编程模式将编程信息串行移入PSR CC/CV控制器集成电路203 的非易失移位寄存器204，然后在编程模式将编程信息编入非易失移位寄存器 204。 一开始，组装的电源202工作在恒压模式及正常模式，并如图1中所示连 接到ATE 201。在正常操作中，PSR CC/CV控制器集成电路203的FB端206上 的电压约为2. 5伏。微控制器231经端子232 (此时为输出端)和导体233连 接到FB端206。微控制器231不驱动导体233，而是保持其端子232在高阻状 态，以便在FB端206上的反馈电压不受微控制器的影响。 然后，在时刻T4，微控制器231驱动其端子232为5伏，由此驱动导体233和 PSR CC/CV控制器集成电路203的端子FB 206为5伏。这在图10中在标识为 FB (PIN)的上面波形中示出了 。该情况通过图6中的编程模式检测电路234检测。 信号PM被置为高，而信号PMB置为低。在图10中，通过信号波形PM的低到高 的转变表示信号PM为高的置位。当PM转变为高时，开关401断开，并将端子 FB 206与节点403断开，并且开关402闭合和将节点403连接到包括电阻Rll 和R12的片上电阻分压器。而设定图5的外部电阻RFB1和RFB2的大小，以便 集成电路203工作在CV模式，将输出电压VOUT调节到5伏，和VAUX调节到相 应的15伏，例如，设定内部电阻R11和R12的大小以便集成电路203工作在 CV模式以将VOUT调节到高于5伏的电压。因此，VAUX是在相应的17伏。17 伏的VAUX称为编程电压VPP。注意，在图10中示出的每个连续开关周期中， VFB和VDD电压增加，直到VDD (VDD是VAUX减去二极管压降)达到17伏。
15微控制器231在将FB端206驱动为5伏并将集成电路203设为编程模式 后，使用信号SW对经过导体233并且到FB端子206上的编程数据的驱动提供 定时。ATE 201接收信号SW，并且将该信号反相，形成信号UCLK，该信号然后 由微控制器231接收。微控制器231检测该信号UCLK并且响应于UCLK的低到 高转变(这对应于SW的高到低转变)将编程信息的第一位送到导体233上。这 大约发生在图10的波形的T5时刻。
一旦进入编程模式，正如提供给图6中的非易失移位寄存器204的信号PM 被置为高，由此允许DCLK (开关信号SWON的反相状态)通过与门235，并且使 得BCLK开始产生时钟定时信号。在图10中，注意在T4时刻之后进入编程模式 之后发生第一 BCLK脉冲，并且该BCLK的第一脉冲具有与DCLK的相应脉冲相同 的形状。BCLK的下降沿对应于微控制器231用来开始将编程信息的第一位驱动 到导体233上的UCLK的上升沿。在时刻T6的接着的BCLK的第一上升沿使得该 编程信息的第一位(先前由微控制器231设定到端子FB206上)依时钟进入非 易失寄存器204的BITO (例如MSB第一位)。系统200使用信号SW同步编程信 息从ATE 201到集成电路203的移入。
该由微控制器231将编程数据的一位提供到FB端子206上以及之后将该 位依时钟移入非易失寄存器204，逐位进行，直到移位寄存器204的所有32位 已经加载有相应编程信息的位。最后位的移入发生在图10的波形图中时刻T7 之后极短的BCLK的上升沿。在非易失移位寄存器204中的计数器236对DCLK 转变为高的次数进行计数，并且，在时刻T8之后极短的DCLK的下一个上升沿 上置一个高信号(图6中表示为"N+1")。 该信号的置位触发单触发器237 以便单触发器237将程序使能信号PREN置为高。该信号PREN的置位示于图10 的波形图中时刻T8以后。PREN高的置位使得编程信息的各位被编入非易失移 位寄存器204的各个位。当单触发器237超时时，PREN转变低。在该例中，操 作继续在编程模式中进行直到供给电源202的输入电源电压被移除或关掉并且 电源202断电。当此后电力加到电源202上以确认由ATE编程后的操作，或当 终端用户使用电源202后，集成电路203以正常模式(信号PM低并且保持低) 开始启动。因此，电源202在由ATE 201强迫进入编程模式之前，不工作在编 程模式。
16图11是按照本发明对一个PSR CC/CV控制器集成电路编程的方法500的 流程图。在第一步骤(步骤501)中， 一个组装的应用电路连接到自动测试设 备(ATE)。在一个例子中，组装的应用电路是图5的PSRCC/CV电源202并且 ATE是图5的ATE 201。
接着(步骤502) ， ATE练训并且测试组装的应用电路和收集测试数据。 在一个例子中，ATE收集关于IOUT如何随VIN变化，IOUT如何随VOUT变化及 VOUT如何随接线电阻变化的数据。
接着(步骤503)，在ATE上执行的软件使用收集的测试数据确定对组装 应用电路中的PSR控制器集成电路如何编程以便校正所述测试应用电路的不希 望的的输出特性。在一个例子中，该软件确定被移入非易失移位寄存器204的 编程信息的32位什么样的值应该对电源202输出的电压和电流中的检测误差进 行校正。
下面(步骤504) ， ATE将PSR控制器集成电路的FB端驱动到5伏，以便 PSR控制器集成电路开始工作在编程模式。
下面(步骤505) ， PSR控制器从使用包括RFB1和RFB2的外部分压器切 换到使用包括电阻Rll和R12的内部分压器。然后整个组装的应用电路将VOUT 调节到较高的电压以便接收进PSR控制器集成电路的VDD增加或减少到编程电 压。在一个例子中，VDD从约15伏增加到约17伏。
接着(步骤506) ， ATE与信号SW同步地向PSR控制器集成电路提供编程 信息位，并且PSR控制器与信号SW同步地将所述位移入其非易失移位寄存器中。 在一个例子中，图5的ATE201与信号SW的下降沿同步地将编程信息位提供到 集成电路203的FB端206，并且集成电路203与信号SW上升沿同步地按时钟
移入所述编程信息位。
接着(步骤507) ， PSR控制器集成电路使用编程电压(上升到17伏电压 VDD)将加载的编程信息编入非易失移位寄存器的位中。
下面(步骤508)，电源被切断并再接通，并且被重新测试获得电源的输 出电压和输出电流的轮廓图，以确认编程后合适的电源操作。接着(步骤509)，编程的应用电路与ATE断开，并且下个要被测试的组 装的应用电路被连接到ATE。在ATE的控制下自动迅速地重复步骤501到509， 使得一系列多个组装的应用电路(例如，CC/CV电源)得到测试和编程。
图12是实现非易失移位寄存器204的一个位的一种方式的简化电路方框 图。隧道晶体管611是具有与集成电路基衬隔离的基体的N沟道晶体管。基体 被隔离以便基体能够被上拉到编程电压。
为了将一位编程信息编入图12的非易失单元，在DIN串行输入600上的 一位编程信息在BCLK的上升沿移入D型触发器601。在时钟输入602上接收 BCLK。 一旦所述编程信息位出现在触发器601上，如图10中所示出的，编程使 能信号PREN脉动。因此编程电压提供到导体603上。如果存储在触发器601 中的该信息位是数字逻辑高，那么或非门604，晶体管605和电阻606使得编 程电压提供到P沟道晶体管607的源极-基体上。此外，或门608，晶体管609 和电阻610使得地电位耦合到隧道晶体管611的基体-源极-漏极端。然后对P 沟道晶体管607的浮栅进行编程，以便晶体管607导通并且非易失单元存储数 字逻辑高。
另一方面，如果存储在触发器601中的信息位是数字逻辑低，那么或非门 604，晶体管605和电阻606使地电位耦合到P沟道晶体管607的源极-基体上。 或门608,晶体管609和电阻610使编程电压提供到隧道晶体管611的基体上。 然后对P沟道晶体管607的浮栅编程，使得晶体管607是非导通的，并且非易 失单元存储数字逻辑低。当POR从低到高转化时，在PSR CC/CV控制器集成电 路加电时，每个非易失位的编程值锁存进触发器601中。
效率变化补偿
图13是表示实际组装的PSR CC/CV电源的操作图。随着VOUT减少，可以 看见IOUT在增加。输出电压和输出电流的操作点不遵循理想的垂直线700，而 是按照虚线701进行。这是因为随着VOUT减低，电源的效率在增加。在恒流模 式中，PSR CC/CV控制器集成电路使得开关频率fs与VOUT成比例。因此，随 着VOUT减低，fs减低。然而，有与开关所述电源相关联的开关损耗，这样减 少开关频率fs减少开关量并且使开关损耗减少由此增加效率。正如下列等式1 指示的，在普通非校正的PSR电源中，效率n的变化引起Iout成比例的变化。其中Lp是初级线圈电感，IP是每个开关周期中初级线圈中的峰值电流。 图14示出了图6的效率变化补偿电路238 (CC1)。节点413上的电压VILM 设定峰值电流极限值ILIM，其决定在恒流模式中的IOUT。 因此，减少VILIM 减少IOUT。增加VILIM增加IOUT。 VILM的大小部分由过电阻R3和R4的电阻 以及通过参考电压VREF设定。新颖的效率变化补偿电路238通过产生与V0UT 的减低成比例降低的电流702来进行操作。该电流702提供到节点413上。因 此，如果VOUT减少，流进节点413的总电流减少，并且电压VILIM减少，由此 ILIM和IOUT也从其本来的值相应减少。该IOUT的减少补偿并且校正了如果不 这样做就随着VOUT减少IOUT增加的情况。放大器703运行以将穿过可编程电 阻R5的电压强制为VFB。因此，流过R5的电流是VFB/R5。该电流通过电流镜 像704镜像以产生流进节点413的电流702。因此，对可编程电阻R5的阻值进 行编程使效率补偿量得到调整。 初级电感变化补偿
按照上述等式l， IOUT随着初级线圈电感的变化而变化。这种初级线圈电 感的变化，源自于从变压器单元的制造商到所制造的变压器单元这些变压器制 造过程中的变化。由于Lp的变化引起的IOUT变化可以通过调整电阻R4得到校 正。例如，如果Lp变化+7%，那么R4可以下调2. 64% (7%的平方根)，以将IOUT 下调到需要的标称值。可编程电阻R4调节VIL頂，其设定初级线圈中的峰值电 流IP。
VIN线电压变化补偿
在恒流(CC)模式中，限流比较器412检测当开关400接通时初级电流何 时超过电流极限ILIM。当电流检测电压VCS超过节点413上的电流限制电压 VILIM时，比较器跳变并且输出低到高的变化，这继而使得控制逻辑411将开 关信号SWON强制为低，由此使N沟道晶体管400关断及导致开关219断开。然 而，在VCS超过VILIM的时刻和当开关219实际关断并且电流停止流进初级线 圈228的时刻之间存在时间延迟。假定该关断传播是近似固定的，与输入线电压VIN的大小无关。在普通PSR CC/CV电源中，在初级线圈中电流斜坡上升的 速率取决于输入线电压VIN的大小。该速率大致由下列等式2给出。
图15示出了当开关219在两种情况下接通时，初级电流ILP斜坡上升。 在一种情况下(由虚线705表示)，输入线电压VIN相对高，例如，240VAC， 而另一种情况(由线706表示)VIN相对低，例如，IOOVAC。正如在图15中指 示的，如果初级中的电流斜坡上升的斜坡较陡，则初级电感电流ILP将在近似 固定的关断时间期间(VCS穿过电流极限电压VIL頂的时间和当开关219实际 关断并且电流停止流进初级线圈228的时间之间)继续上升一个较大的量。如 果初级电感中电流斜坡上升的斜坡不很陡，则初级电感电流ILP将在近似固定 的关断时间期间(VCS穿过电流极限电压VILIM的时间和当开关219实际关断 并且电流停止流进初级线圈228的时间之间)继续上升一个较小的量。因此， 电源的峰值电流IP是变化的并且其引起所调节的输出电流IOUT也变化。可见 IOUT随着输入线电压VIN变化。
在一个新颖方面，图6和14的输入电压变化校正电路239 (CC2)可补偿 和校正峰值电流IP的不希望的变化。从节点413抽出电流，这样VILIM小于其 本来的值，并且使该电流随着增加的VIN成比例增加，以便图15中示出的影响 得到校正。正如在图9中指示的，当开关219导通时，辅助线圈VAUX上的电压 为负。VAUX近似为(-VIN*(NA/NP))。该负的VAUX是由电阻RFB1和RFB2的电阻 分压器进行分压的，这样，在开关219接通期间，在FB端子206上出现负电压。 N沟道晶体管707是二极管连接的，并且其源极接地。这使得其他N沟道晶体 管708的源极大致也处于地电位。在FB端206上的负电压使电流流出晶体管 708，该电流大约等于-VI淋(NA/Np)/RFBl。该电流与输入线电压VIN成比例。该 电流由P沟道电流镜像进行镜像。产生的镜像电流710流过可编程电阻R9，产 生随输入线电压VIN成比例变化的电压VR9。放大器711操作以将在节点712 上的电压强制其非反相输入引线上的电压。因此，流过电阻R10的电流713与 输入线电压VIN成比例。该电流713从节点413流出，使得它随着VIN增加，
20起减少节点413上的电压VILIM的作用。因此，如果输入线电压VIN增加，那 么电流713增加，及VILIM电压被更多地降低，以抵制图15中示出的影响。相 反，如果输入线电压VIN减少，则电流713减少，并且VILIM电压降得较少。 V0UT接线电阻补偿
当使用传统的PSR CC/CV电源时，它通过接线连接到正被充电的设备的可 充电电池。接线的电阻可能很大。此外，不同的电源单元可能打算用于对不同 类型的设备充电，这样，不同的电源单元可能具有有着不同电阻的不同类型的 接线。尽管这些接线电阻的不同，所有的电源单元将操作在图2和4中示出的 恒流(CC)和恒压(CV)规格内操作。如果电源正在输出电流，接线的电阻越 大，在接线末端的电压VCORD将越小。此外，如果电源输出的电流增加，在接 线末端的电压VCORD减少。这是不希望的。如果I0UT增加，希望使VOUT增加 以便当PSRCC/CV电源工作在恒压(CV)模式中时，即使I0UT变化，在接线末 端的电压VC0RD也保持恒定。
图6和16的新颖接线电阻补偿电路(CC3) 240补偿由于IOUT的变化导致 的电压VCORD的变化。可认识到，在CV模式中电流模式P丽控制器中，当控制 器处于调节状态时，VC0MP与IOUT成比例。随着I0UT增加，VC0MP增加。通过 在节点407上提供电流800，这样提高电压VREF，，以便随着IOUT增加，VOUT 增加，接线电阻补偿电路(CC3) 240补偿增加的IOUT。放大器801将VC0MP， 转换成比例电流802，其等于VCOMP' /R7。 电流802由P沟道镜像803镜像而 成，以输出电流800。电流800提供到节点407上。可编程电阻R7的电阻决定 接线电阻补偿的量，以应对如果不这样做则随着IOUT减少，电压VCORD减少。 尽管上面为了指导性的目的描述了某些具体的实施例，本专利文件的教义 具有一般的应用性，并且不限制上面描述的具体实施例。可以使用导体233从 ATE 201到集成电路203及从集成电路203到ATE 201传递其他类型的信息。 可以通过导体233传递误差信息，诊断信息，控制信息和误差检测代码。在一 个有利的方面中，当电源202工作时该信息与信号SW同步地通信。当电源不连 接到ATE设备时，以及在电源202的测试期间，诸如上面描述的在线测试，这 些信息可以在电源202的正常操作期间传递。因此，能够对描述的实施例的各 个特征进行各种修改，改变和组合，而不脱离本发明权利要求的范围。
权利要求
1.一种集成电路，其特征在于，包括初级端调节恒流/恒压控制器，其以恒压模式调节开关电源的输出电压，使得所述输出电压被调节到一个调节的电压值，并且该初级端调节恒流/恒压控制器以恒流模式调节所述开关电源的输出电流使得所述输出电流被调节到一个调节的电流值；及非易失移位寄存器，其存储第一值，其中，所述第一值是确定所述调节的电压值时的因数。
2. 如权利要求1所述的集成电路，其特征在于，所述集成电路具有四个且只有四个端子。
3. 如权利要求1所述的集成电路，其特征在于，所述非易失移位寄存器存储第二值，并且，所述第二值是确定所述调节的电流值时的因数。
4. 如权利要求3所述的集成电路，其特征在于，所述集成电路包括初级电感变化补偿电路，并且其中，所述第二值设定所述初级电感变化补偿电路。
5. 如权利要求1所述的集成电路，其特征在于，所述非易失移位寄存器包括多个非易失存储位，其中，所述第一值能够串行地移入所述集成电路，并且移入所述非易失移位寄存器。
6. 如权利要求1所述的集成电路，其特征在于，所述初级端调节恒流/恒压控制器可操作在正常模式下以及编程模式下，其中，在正常模式中，所述初级端调节恒流/恒压控制器以恒压模式调节输出电压以便所述输出电压被调节到所述调节的电压值，而在编程模式中，所述初级端调节恒流/恒压控制器以恒压模式调节所述输出电压以便所述输出电压被调节到与所述调节的电压值不同的电压。
7. 如权利要求6所述的集成电路，其特征在于，所述初级端调节恒流/恒压控制器包括线输入电压变化补偿电路。
8. —种初级端调节恒流/恒压控制器集成电路，可操作在恒压模式和恒流模式下，其特征在于，所述初级端调节恒流/恒压控制器在非易失移位寄存器中存储第一值和第二值，所述非易失移位寄存器是所述初级端调节恒流/恒压控制器集成电路的一部分，其中所述第一值是确定一个电压的因数，在该电压处，所述初级端调节恒流/恒压控制器集成电路在恒压模式下调节电源输出电压，并且，其中所述第二值是确定一个电流的因数，在该电流处，所述初级端调节恒流/恒压控制器集成电路在恒流模式下调节电源输出电流。
9. 如权利要求8所述的初级端调节恒流/恒压控制器集成电路，其特征在于，所述初级端调节恒流/恒压控制器集成电路可操作在编程模式下，其中，在所述编程模式下，所述初级端调节恒流/恒压控制器集成电路与由所述初级端调节恒流/恒压控制器集成电路输出的开关信号同步地移入信息位。
10. 如权利要求8所述的初级端调节恒流/恒压控制器集成电路，其特征在于，所述初级端调节恒流/恒压控制器集成电路包括接线电阻补偿电路。
11. 如权利要求8所述的初级端调节恒流/恒压控制器集成电路，其特征在于，所述初级端调节恒流/恒压控制器集成电路包括效率变化补偿电路。
12. 如权利要求8所述的初级端调节恒流/恒压控制器集成电路，其特征在于，所述初级端调节恒流/恒压控制器集成电路包括线输入电压变化补偿电路。
13. 如权利要求8所述的初级端调节恒流/恒压控制器集成电路，其特征在于，所述初级端调节恒流/恒压控制器集成电路可操作在正常模式和编程模式，其中，如果所述初级端调节恒流/恒压控制器集成电路操作在恒压模式，并且如果所述初级端调节恒流/恒压控制器集成电路的操作从正常模式切换到编程模式，那么所述初级端调节恒流/恒压控制器集成电路在恒压模式下调节电源输出电压处的所述电压被改变。
14. 一种方法，其特征在于，包括(a)将第一值和第二值移入初级端调节恒流/恒压控制器集成电路中的非易失移位寄存器，其中所述第一值可由所述初级端调节恒流/恒压控制器集成电路使用以将电源调节的输出电压设定到所述初级端调节恒流/恒压控制器集成电路在恒压模式下调节到的电压，其中，所述第二值可由所述初级端调节恒流/恒压控制器集成电路使用将电源调节的输出电流设定到所述初级端调节恒流/恒压控制器集成电路在恒流模式下调节到的电流。
15. 如权利要求14所述的方法，其特征在于，所述初级端调节恒流/恒压控制器集成电路是在所述(a)的移入期间工作电源的一部分。
16. 如权利要求14所述的方法，其特征在于，它进一步包括(b)将第三值移入所述非易失移位寄存器中，其中，所述初级端调节恒流/恒压控制器集成电路包括输入电压变化补偿电路，并且其中，所述第三值用于设定所述输入电压变化补偿电路。
17. 如权利要求14所述的方法，其特征在于，它进一步包括(b) 使所述初级端调节恒流/恒压控制器集成电路进入编程模式以便所述初级端调节恒流/恒压控制器集成电路将所述电源调节的输出电压改变到电源在所述恒压模式下调节所述电源输出电压的电压；及(c)使用所述改变的电源调节输出电压将所述第一和第二值编编程到所述非易失移位寄存器中。
18. 如权利要求16所述的方法，其特征在于，它进一步包括(c) 测试电源并且从中获得测试数据，其中步骤(c)发生在步骤(a)和(b)之前，其中，所述初级端调节恒流/恒压控制器集成电路是所述电源的一部分；和(d) 使用自动测试设备至少部分地基于所述测试数据确定所述第三值，其中步骤(d)发生在步骤(c)之后但在步骤(a)和(b)之前。
19. 如权利要求14所述的方法，其特征在于，它进一步包括(b)将第三值移入非易失移位寄存器中，其中所述初级端调节恒流/恒压控制器集成电路包括效率变化补偿电路，并且其中，所述第三值用于设定所述效率变化补偿电路。
20. 如权利要求19所述的方法，其特征在于，它进一步包括(c)测试电源并且从中获得测试数据，其中步骤(c)发生在步骤(a)和(b)之前，其中，所述初级端调节恒流/恒压控制器集成电路是所述电源的一部分；和(d)使用自动测试设备至少部分地基于所述测试数据确定所述第三值，其中步骤(d)发生在步骤(c)之后但在步骤(a)和(b)之前。
21. 如权利要求14所述的方法，其特征在于，它进一步包括(b)将第三值移入所述非易失移位寄存器中，其中所述初级端调节恒流/恒压控制器集成电路包括接线电阻补偿电路，并且其中，所述第三值用于设定所述接线电阻补偿电路。
22. 如权利要求21所述的方法，其特征在于，它进一步包括(c)测试电源并且从中获得测试数据，其中步骤(c)发生在步骤(a)和(b)之前，其中，所述初级端调节恒流/恒压控制器集成电路是所述电源的一部分；和(d)使用自动测试设备至少部分地基于所述测试数据确定所述第三值,其中步骤(d)发生在步骤(c)之后但在步骤(a)和(b)之前。
23. —种方法，其特征在于，包括(a) 操作初级端调节电源和从中获得测试数据，其中，所述初级端调节电源包括集成电路和变压器，其中，所述集成电路包括初级端调节控制器；和(b) 当所述初级端调节电源操作时，将信息编程到集成电路，其中(b)发生在(a)的所述获得测试数据之后。
24. 如权利要求23所述的方法，其特征在于，所述集成电路是封装的集成电路，并且，其中(a)和(b)发生在所述封装的集成电路的最后测试之后和所述封装的集成电路与所述变压器组装以形成初级端调节电源之前。
25. —种集成电路，其特征在于，包括非易失存储电路，存储第一值和第二值；和用于调节初级端调节恒流/恒压(初级端调节恒流/恒压)电源的装置，其中，所述第一值是在设定被调节的输出电压时的因数，在该被调节的输出电压处，所述输出以所述电源的恒压模式被调节，并且其中，所述第二值是在设定被调节的输出电流时的因数，在该调节的输出电流处，所述输出以所述电源的恒流模式被调节。
26. 如权利要求25所述的集成电路，其特征在于，当所述装置操作在编程模式中时，所述装置还用于改变所述被调节的输出电压，其中，所述改变的被调节的输出电压用于对所述非易失存储电路编程。
27. —种初级端调节控制器集成电路，具有许多个非易失可重写存储器，其特征在于，所述存储器被调整可存储多于两个的从下列组中取出的值设定恒压模式电源输出电压的值，设定恒流模式电源输出电流的值，控制效率变化补偿电路的值，控制线输入电压变化补偿电路的值，控制接线电阻补偿电路的值，控制初级电感变化补偿电路的值，将时钟频率设定在初级端调节控制器集成电路内的值，和将电压参考设定在初级端调节控制器集成电路内的值。
全文摘要
本发明公开了一种可编程的集成电路及方法，能使得实际电源工作点位于指定的界限之内。初级端调节(PSR)控制器集成电路，包括PSR CC/CV控制器和非易失移位寄存器。包括所述集成电路的组装电源被在线测试以确定电源输出电压和/或电流的误差。确定编程信息并且移入移位寄存器。在编程期间，电源调节到不同的输出电压，并且不同的电压用于移位寄存器编程。编程之后，电源操作在正常模式以便输出电压和电流在规格之内。电源调节电压和电流通过编程信息的某些位而设定。其他位设定PSR CC/CV控制器的误差校正电路，诸如初级电感变化补偿电路，线输入电压变化补偿电路，效率变化补偿电路，和接线电阻补偿电路。
文档编号H02M3/335GK101674019SQ200910129048
公开日2010年3月17日 申请日期2009年3月23日 优先权日2008年3月24日
发明者龚大伟 申请人:技领半导体(上海)有限公司;技领半导体股份有限公司
技术领域：
本发明涉及涉及初级端调节(PSR)电源和PSR控制器集成电路，尤其涉 及一种可编程的集成电路及方法。
背景技术：
图1 (现有技术)是初级端调节恒流/恒压(PSR CC/CV)反激式电源1的 方框图。输入端2、 3上的交流(AC) 110-240伏线电压通过全波桥式整流器4 和相关的平滑电容5整流，以便在第一和第二输入节点6和7之间提供整流和 平滑后的近似直流电压。在第一输入节点6上的电压值本文中还称为"输入线 电压"或"线输入电压"(VIN)。
电源1通过重复地关闭和打开一个开关进行操作。在所示的例子中，开关 是双极型晶体管8。关闭开关8使得初级电流从节点6流出，经变压器23的初 级线圈9、开关8，经PSR CC/CV控制器集成电路11内部的另一个开关(未示 出)进入PSRCC/CV控制器集成电路的端子10，并且从PSR CC/CV控制器集成 电路11的接地端12到第二输入节点7。当开关8闭合时，流过初级线圈9的 电流使得能量存储在变压器23中。当开关8打开时，存储的能量以脉冲电流的 形式传递到电源的输出，该脉冲电流流过变压器23的次级线圈13和二极管14。 输出电容15跨接在电源的输出端16和17。电流脉冲对电容15充电。在恒压 (CV)模式中的稳态操作中，开关8以电容15上的输出电压V0UT基本恒定保 持在需要的调节输出电压处的方式进行迅速地打开和关闭。输出电压VOUT与辅 助线圈18 二端的电压VAUX相关。VAUX由包括电阻19和20的分压器分压，以 便在PSR CC/CV控制器集成电路11的FB端22上检测到分压器抽头21上的电 压。PSR CC/CV控制器集成电路11具有能产生参考电压VREF的内部参考电压 产生器。控制集成电路11通过将FB端子22上的电压保持等于内部参考电压 VREF，将输出电压VOUT调节为所需要的调节输出电压。
由电源输出提供的电流I0UT与流过初级线圈9的电流有关。在恒流(CC)操作模式中，通过检测跨过PSR CC/CV控制器集成电路11内的开关(未示出) 的电压检测初级电流的大小。所述电压是经过所述开关电流和开关电阻的乘积， 其由PSRCC/CV控制器集成电路11内的电流检测放大器检测和放大。通过将电 流检测放大器检测的峰值电压保持等于参考电压值VILIM，输出电流IOUT被调 节为所需要的调节输出电流。
在图1的例子中，电源1是诸如可用于对移动电话的可充电电池进行充电 的电池充电器。端子2和3处的AC (交流)引线通常插入墙体插座以接收交流 电流(AC) 110-240VAC电力。在接线末端处的两个端子16和17插入移动电话。 一开始，如果移动电话中的电池放电，则电池充电器工作在恒流(CC)模式， 并且以调节的电流量(本例中为1安培)提供充电电流。然后， 一旦电池充电 到输出电压V0UT达到所需要的调节电压(本例中为5伏)点，电源1开始工作 在恒压(CV)模式。然后调节PSRCC/CV电源l以便输出电压VOUT位于所需要
的调节输出电压，而所提供的输出电流减少。
图2 (现有技术)是输出电压与输出电流IOUT的关系图。 一开始，当PSR CC/CV反激式电源1工作在CC模式时，电源的输出电压和电流工作点位于线24 上。随着电池充电，电池上的电压增加，该点沿线24垂直上移。当该点到达角 25处时，电源转换到CV模式。代表输出电压和输出电流的该点沿着水平线26 往左移动。
然而，图2的图是理想情况下的。在实际PSR CC/CV反激式电源中，不遵 循线24和26。输出电压和电流点可能偏离线24和26很多，使实际电源工作 点位于指定的允许工作范围以外。在图2的例子中，为使电源满足指定规格和 标准，在CC模式中的输出电流IOUT必须在所调节的输出电流1安培的正负10% 内。类似地，在CV模式中的输出电压V0UT必须在所调节的输出电压5.0伏的 正负5%内。
有很多潜在原因使得实际电源工作点可能位于指定的界限以外。PSR CC/CV 控制器集成电路的不同单元可能受到制造集成电路使用的半导体制造过程、和 用于封装集成电路的过程不同方式地影响。美国专利6，750，640教导控制器 集成电路在"晶片测试"处已经测试之后，它们不同单元的操作可能会受封装过程不同程度地影响。例如，美国专利6， 750， 640教导，电源控制器芯片在"晶 片测试"和封装之后，在集成电路的"最后测试"中，可以修整或调节。
图3 (现有技术)是美国专利6， 750， 640中图1的复制。在集成电路的 最后测试中，在集成电路内的可编程电路连接被编程，以修整或调节电源控制 器芯片的某些功能，诸如过压阈值，欠压阈值，外部电流极限，最大占空比和 电源使能/禁用。尽管图3的电路中某些方面是令人满意的，但在其他方面是不 希望的和/或不能令人满意的。控制器集成电路以外的电路可能存在不同电源单 元之间看上去不同的电特性，这些不同处使得看上去同一批生产的电源的不同 单元，其输出电压和输出电流工作点位于图2的指定界限的外面。例如，某些 制造的电源单元可能在某些操作情况下沿着线27操作(见图4)，而其他单元 可能沿着线28操作(见图4)。此外，在某些操作情况下，某些电源单元可能 沿线29操作。例如，用于制造电源的批量生产的变压器可能各个变压器的初级 电感皆不同。此外，批量生产的电源线可能会有彼此不同的电阻。这些不同的 电感和电阻可能导致不同制造的电源单元工作在如图4所示的要求边界以外， 即使在最终测试中对控制器集成电路11进行调节也如此。此外，可能需要使用 相同的控制器集成电路和电源设计，但将不同的电源线连接到不同的电源单元， 可能使得某些单元具有长电源线，而其他单元具有短电源线。不管这些变化如 何，需要所有组装的电源在电源线端子末端提供的电力限定在图4中所示的指 定的5%到10%内。
发明内容
本发明所要解决的技术问题是提供一种可编程的集成电路及方法，可使得 实际电源工作点位于指定的界限之内。
为了解决以上技术问题，本发明提供了如下技术方案本发明提供了一种集成电路，包括初级端调节恒流/恒压控制器，其以 恒压模式调节开关电源的输出电压，使得所述输出电压被调节到一个调节的电 压值，并且该初级端调节恒流/恒压控制器以恒流模式调节所述开关电源的输出 电流使得所述输出电流被调节到一个调节的电流值；及非易失移位寄存器，其 存储第一值，其中，所述第一值是确定所述调节的电压值时的因数。
本发明更提供了一种初级端调节恒流/恒压控制器集成电路，可操作在恒 压模式和恒流模式下，所述初级端调节恒流/恒压控制器在非易失移位寄存器中 存储第一值和第二值，所述非易失移位寄存器是所述初级端调节恒流/恒压控制 器集成电路的一部分，其中所述第一值是确定一个电压的因数，在该电压处， 所述初级端调节恒流/恒压控制器集成电路在恒压模式下调节电源输出电压，并 且，其中所述第二值是确定一个电流的因数，在该电流处，所述初级端调节恒 流/恒压控制器集成电路在恒流模式下调节电源输出电流。
本发明另提供了一种方法，包括(a)将第一值和第二值移入初级端调节 恒流/恒压控制器集成电路中的非易失移位寄存器，其中所述第一值可由所述初 级端调节恒流/恒压控制器集成电路使用以将电源调节的输出电压设定到所述 初级端调节恒流/恒压控制器集成电路在恒压模式下调节到的电压，其中，所述 第二值可由所述初级端调节恒流/恒压控制器集成电路使用将电源调节的输出 电流设定到所述初级端调节恒流/恒压控制器集成电路在恒流模式下调节到的 电流。
本发明还提供了一种方法，包括(a)操作初级端调节电源和从中获得测 试数据，其中，所述初级端调节电源包括集成电路和变压器，其中，所述集成
电路包括初级端调节控制器；和(b)当所述初级端调节电源操作时，将信息编 程到集成电路，其中(b)发生在(a)的所述获得测试数据之后。
本发明也提供了一种集成电路，包括非易失存储电路，存储第一值和第 二值；和用于调节初级端调节恒流/恒压(初级端调节恒流/恒压)电源的装置， 其中，所述第一值是在设定被调节的输出电压时的因数，在该被调节的输出电 压处，所述输出以所述电源的恒压模式被调节，并且其中，所述第二值是在设 定被调节的输出电流时的因数，在该调节的输出电流处，所述输出以所述电源 的恒流模式被调节。最后，本发明提供了一种初级端调节控制器集成电路，具有许多个非易失可重写存储器，其特征在于，所述存储器被调整可存储多于两个的从下列组中取出的值设定恒压模式电源输出电压的值，设定恒流模式电源输出电流的值，控制效率变化补偿电路的值，控制线输入电压变化补偿电路的值，控制接线电阻补偿电路的值，控制初级电感变化补偿电路的值，将时钟频率设定在初级端调节控制器集成电路内的值，和将电压参考设定在初级端调节控制器集成电路内的值。
本发明采用的可编程的集成电路及方法，能使得实际电源工作点位于指定的界限之内。
下面详细描述其他结构和方法。本发明内容部分不限定本发明。本发明由权利要求限定。
附图示出了本发明的实施例，其中相同的标号表示相同的部件。图1 (现有技术)是传统PSR CC/CV电源图。
图2 (现有技术)是PSR CC/CV电源的输出电压V0UT对输出电流IOUT的理想关系图。
图3 (现有技术)是美国专利6，750，640中图1的复制图。
图4 (现有技术)是组装的PSR CC/CV电源的输出电压VOUT对输出电流
IOUT的关系图。
图5是根据本发明组成的系统200的电路图。
图6是图5的PSR CC/CV控制器集成电路203的更详细的电路图。
图7是列出由移入图6的非易失移位寄存器204的编程信息的各个位控制
的功能的表。
图8是示出能够实现图6的可编程电阻的一种方式的图。图9是图5的电源202中的信号波形图。
图10是示出一种本发明方法的波形图，该方法将图5的PSR CC/CV控制器集成电路203设到编程模式、将编程信息串行移入非易失移位寄存器、然后将编程信息编入非易失移位寄存器。
图11是本发明对PSR CC/CV控制集成电路编程方法的流程图。图12是实现图5非易失移位寄存器204的一个位的一种方式的简化电路图。
图13是示出由于实际组装的PSR CC/CV电源中效率的增加输出电流(I0UT)如何随着输出电压(V0UT)的减小而增加的图。
图14是图6的效率变化补偿电路238 (CC1)和线输入电压变化补偿电路239 (CC2)的电路图。
图15示出了在两种情况下初级电流ILP的斜坡上升，该两种情况导致两个不同的峰值电流值。
图16是图6的接线电阻补偿电路240 (CC3)的电路图。
附图中部分符号说明
201测试设备
202 组装的PSR CC/CV电源
203 可编程PSR CC/CV控制器IC
204非易失移位寄存器(存储电源输出控制参数)217 PSR CC/CV控制器407 去节点
具体实施例方式
现在将详细描述本发明的实施例，即附图中示出的例子。图5是根据一个根据本发明组成的系统200的图。系统200包括自动测试设备(简称"ATE" ) 201和电源202。电源202是一个已组装并且在操作的初级端调节恒流/恒压(PSR CC/CV)反激式电池充电器。在示例中，电源202是还没有被塑料外壳覆盖的电源的已组装印刷电路板。可以使用印刷电路板的各个节点进行探测和测试。
不象在本专利文件的背景部分描述的那样，只在集成电路的"最后测试"对PSR控制器集成电路进行测试和/或编程，新颖的PSR CC/CV控制器集成电路203是组装电源202的一部分。当电源202工作时，ATE 201对电源进行训练并且收集在不同工作条件下电源如何表现的信息。然后ATE 201使用收集的信息决定什么编程信息(DATA (数据))装入集成电路203的可重写非易失移位寄
ii存器204部分。为了加载编程信息，ATE通过某种机制将集成电路203设到编程模式。在本例中，ATE 201将一个不同寻常的高电压加到集成电路203的反馈端(简称FB端)206。由于该高电压不是正常电源操作期间(非编程模式操作期间)在FB端206上的通常电压，集成电路203的PSRCC/CV控制器电路217检测该不同寻常的高电压并响应于此进入编程模式。然后ATE 201与开关端(简称SW端)205上集成电路203的开关信号SW同步地将确定的编程信息(DATA)串行提供到反馈端206上。该编程信息被移入非易失移位寄存器204中。
在一个实施例中，PSR CC/CV控制器集成电路203含有可用于确认合适的编程信息装入集成电路203中的编程信息读回能力。微控制器的端子232是双向输入/输出端(同时也是三态输出端)，并且FB端206也是双向输入/输出端。集成电路203的控制逻辑包括査看从ATE 201接收到的第一位的逻辑，并且如果该位为零，则集成电路203保持在编程模式的写子模式(集成电路203在编程模式下被写入)，而如果该位为1，那么集成电路203进入编程模式的读子模式(由ATE 201从集成电路203读信息)，并且将编程信息移出FB端206并且移到导体233上。ATE 201从导体233读信息，并且确认合适的编程信息在写子模式期间移入非易失寄存器204。
一旦合适的编程信息在非易失寄存器204中，编程信息设定和调节电源202
的各种电输出特性。在一个例子中，编程信息(DATA)设定一个所需要的调节电压，在此电压处，集成电路203在恒压(CV)模式操作期间调节输出电压VOUT，并且还设置一个所需要的调节电流，在该电流处，集成电路203在恒流(CC)模式操作期间调节输出电流IOUT。 ATE 201对组装的电源逐个单元的进行这样的测试和编程。通过在电源制造的该"在线"阶段的测试和编程，由于电源组件诸如变压器和电源线的变化导致的在指定界限外操作的电流/电压点能够被补偿，这样编程之后的所有单元将工作在指定的界限内。下面进一步详细描述系统200的结构和操作。在iH常模式下工作
组装的PSR CC/CV电源202包括两个AC输入端207和208，全波桥式整流器209和平滑电容210。在输入端207和208上的交流110-240伏(AC)线电压通过整流器209和电容210整流，使得在第一和第二输入节点211和212之间呈现整流和平滑后的近似DC电压。在第一输入节点211上的电压还被称为"输入线电压"或"线输入电压"(VIN) 。 VIN用于向可编程PSRCC/CV控制器集成电路203供电。使用包括电阻213和电容214的网络来接收电力以便提供电压到集成电路203的电压端(简称VDD端)215上。输入节点212上的地电位提供到集成电路203的接地端(简称GND端)216上。
组装的PSR CC/CV电源202还包括一个变压器218， 一个开关219，组件220和221， 二个二极管223和224， 一个输出电容225，和一个端接于两个端子226和227的电源线。RCORD+和RC0RD-标识代表电源线的电阻。这些电阻例如可能近似于0.25欧姆。变压器218包括初级线圈228，次级线圈229和辅助线圈230.
图6是图5的PSR CC/CV控制器集成电路203的更详细的电路图。集成电路203包括非易失移位寄存器204。在图6中示出的电路的其余部分是图5的PSRCC/CV控制器217。集成电路203有四个并且只有四个端子FB端206， SW端205， VDD端215和GND端216。
图7是列出由存储在非易失移位寄存器204中的编程信息的各个位D0UT
控制的功能的表。
图8是示出能够实现图6的可编程电阻Rl， R2和R4的一种方式的图。在输入引线300上的输入四位数字值由4: 16解码器301解码，产生控制信号C卜C16。控制信号C1-C16的每一个控制示出的各个开关中相应的一个短接或接入在节点302和303之间的相关电阻RS1-RS16。电阻RS17总是接入节点302和303之间的电流路径。
当工作于恒压(CV)模式和正常模式(不是编程模式)时，集成电路203使得N沟道晶体管400 (见图6)导通。这允许电流开始从线输入节点211 (见图5)流通，经过初级线圈228，开关219进入集成电路203的SW端205，通过N沟道晶体管400到集成电路203的接地端216并且到地节点212。
图9是电源202中的信号波形图。标为ILP的波形代表流过初级线圈228的电流。响应于PCLK的上升沿，控制逻辑411 (见图6)将开关接通信号SWON置为高，由此在Tl时刻接通N沟道晶体管400。初级电流ILP如图9中所示斜坡上升。
13在开关400的断开期间，电源的输出电压V0UT与辅助线圈230上的电压VAUX有关。VAUX波形示于图9中。集成电路203通过使用经外部电阻RFB1和RFB2的分压器检测的VAUX电压，调节输出电压VOUT。在FB端206上检测到分压器抽头上划分出的VAUX电压。当电源处于正常模式中(不是在编程模式中)，信号PMB为高并且信号PM为低。因此，图6的开关401闭合，开关402断开。因此通过开关401提供FB端206上的电压并且提供到节点403上。反馈采样器404在每个开关周期在N沟道晶体管400的关断期间的时刻T3 (见图9)对节点403上的电压进行采样，并且将采样的电压VFB提供到节点405上。跨导误差放大器406根据节点405上的电压VFB和节点407上的参考电压VREF'之间的电压差产生一个误差信号。由于电容408，误差放大器406起着积分器的作用，以便随着时间过去，随着每个周期电压VFB相对VREF'增加，相对缓慢变化的电压VCOMP降低。电流检测放大器409检测在晶体管400开通时间内N沟道晶体管400的导通电阻上的压降。在图9中，在时刻Tl之后，当初级电流ILP开始斜坡上升时，电流检测信号VCS也开始斜坡上升。当电压VCS增加到达VCOMP点时，比较器410 (见图6)跳变，并且给控制逻辑411提供一个上升沿。控制逻辑411响应于从比较器410接收上升沿或从比较器412接收，将信号SWON强制为低并且关断N沟道晶体管400。在图9中时刻T2示出了 N沟道晶体管400的关断。如图9中波形ILS中所示，在初级线圈228中电流的切断导致电流流进次级线圈229。如所示，ILS电流斜坡下降直到其达到零。因为有一段当没有电流流进辅助线圈229中时，在开关219的关断期间的时间段，该操作称为"断续模式"操作。在时钟信号PCLK的下个上升沿上重复该开关周期。控制回路操作以将N沟道晶体管400保持导通达一个足够长的时间，节点405上的电压VFB被调节到等于节点407上的电压VREF，。调节VREF，以使得VOUT
被调节到所需要的电压。
当工作在恒流(CV)模式和正常模式(不是编程模式)时，集成电路203还使得N沟道晶体管400接通和关断。正如在CV模式的情况下，PCLK的上升沿使得控制逻辑411置信号SWON为高，由此使得N沟道晶体管400在开关周期的开始导通。然而，并非由于从比较器410输出的上升沿使N沟道晶体管400被关断，而是由于从限流比较器412输出的上升沿，将N沟道晶体管400关断。在N沟道晶体管400的接通时间，信号VCS与图9中所示的初级电流波形ILP 一起斜坡上升。尽管电压VCOMP高于电压VCS，电压VCS到达节点413上的电 压VILIM。因此，限流比较器412跳变并提供一个上升沿信号给控制逻辑411。 控制逻辑411通过将SW0N强制为低并且将N沟道晶体管400关断对该上升沿响 应。因此，并非如同在CV模式中来自比较器410的上升沿使得N沟道晶体管 400关断，而是来自限流比较器412的上升沿使得N沟道晶体管在CC模式关断。 调节节点413上的VILIM，以便IOUT被调节到所需要的调节电流。 在编程模式下工作
图10是图示一种本发明方法的波形图，该方法将PSR CC/CV控制器集成 电路203设为编程模式，且与SW同步地加载数据，并增加VDD以使VDD能够 用作编程电压，在编程模式将编程信息串行移入PSR CC/CV控制器集成电路203 的非易失移位寄存器204，然后在编程模式将编程信息编入非易失移位寄存器 204。 一开始，组装的电源202工作在恒压模式及正常模式，并如图1中所示连 接到ATE 201。在正常操作中，PSR CC/CV控制器集成电路203的FB端206上 的电压约为2. 5伏。微控制器231经端子232 (此时为输出端)和导体233连 接到FB端206。微控制器231不驱动导体233，而是保持其端子232在高阻状 态，以便在FB端206上的反馈电压不受微控制器的影响。 然后，在时刻T4，微控制器231驱动其端子232为5伏，由此驱动导体233和 PSR CC/CV控制器集成电路203的端子FB 206为5伏。这在图10中在标识为 FB (PIN)的上面波形中示出了 。该情况通过图6中的编程模式检测电路234检测。 信号PM被置为高，而信号PMB置为低。在图10中，通过信号波形PM的低到高 的转变表示信号PM为高的置位。当PM转变为高时，开关401断开，并将端子 FB 206与节点403断开，并且开关402闭合和将节点403连接到包括电阻Rll 和R12的片上电阻分压器。而设定图5的外部电阻RFB1和RFB2的大小，以便 集成电路203工作在CV模式，将输出电压VOUT调节到5伏，和VAUX调节到相 应的15伏，例如，设定内部电阻R11和R12的大小以便集成电路203工作在 CV模式以将VOUT调节到高于5伏的电压。因此，VAUX是在相应的17伏。17 伏的VAUX称为编程电压VPP。注意，在图10中示出的每个连续开关周期中， VFB和VDD电压增加，直到VDD (VDD是VAUX减去二极管压降)达到17伏。
15微控制器231在将FB端206驱动为5伏并将集成电路203设为编程模式 后，使用信号SW对经过导体233并且到FB端子206上的编程数据的驱动提供 定时。ATE 201接收信号SW，并且将该信号反相，形成信号UCLK，该信号然后 由微控制器231接收。微控制器231检测该信号UCLK并且响应于UCLK的低到 高转变(这对应于SW的高到低转变)将编程信息的第一位送到导体233上。这 大约发生在图10的波形的T5时刻。
一旦进入编程模式，正如提供给图6中的非易失移位寄存器204的信号PM 被置为高，由此允许DCLK (开关信号SWON的反相状态)通过与门235，并且使 得BCLK开始产生时钟定时信号。在图10中，注意在T4时刻之后进入编程模式 之后发生第一 BCLK脉冲，并且该BCLK的第一脉冲具有与DCLK的相应脉冲相同 的形状。BCLK的下降沿对应于微控制器231用来开始将编程信息的第一位驱动 到导体233上的UCLK的上升沿。在时刻T6的接着的BCLK的第一上升沿使得该 编程信息的第一位(先前由微控制器231设定到端子FB206上)依时钟进入非 易失寄存器204的BITO (例如MSB第一位)。系统200使用信号SW同步编程信 息从ATE 201到集成电路203的移入。
该由微控制器231将编程数据的一位提供到FB端子206上以及之后将该 位依时钟移入非易失寄存器204，逐位进行，直到移位寄存器204的所有32位 已经加载有相应编程信息的位。最后位的移入发生在图10的波形图中时刻T7 之后极短的BCLK的上升沿。在非易失移位寄存器204中的计数器236对DCLK 转变为高的次数进行计数，并且，在时刻T8之后极短的DCLK的下一个上升沿 上置一个高信号(图6中表示为"N+1")。 该信号的置位触发单触发器237 以便单触发器237将程序使能信号PREN置为高。该信号PREN的置位示于图10 的波形图中时刻T8以后。PREN高的置位使得编程信息的各位被编入非易失移 位寄存器204的各个位。当单触发器237超时时，PREN转变低。在该例中，操 作继续在编程模式中进行直到供给电源202的输入电源电压被移除或关掉并且 电源202断电。当此后电力加到电源202上以确认由ATE编程后的操作，或当 终端用户使用电源202后，集成电路203以正常模式(信号PM低并且保持低) 开始启动。因此，电源202在由ATE 201强迫进入编程模式之前，不工作在编 程模式。
16图11是按照本发明对一个PSR CC/CV控制器集成电路编程的方法500的 流程图。在第一步骤(步骤501)中， 一个组装的应用电路连接到自动测试设 备(ATE)。在一个例子中，组装的应用电路是图5的PSRCC/CV电源202并且 ATE是图5的ATE 201。
接着(步骤502) ， ATE练训并且测试组装的应用电路和收集测试数据。 在一个例子中，ATE收集关于IOUT如何随VIN变化，IOUT如何随VOUT变化及 VOUT如何随接线电阻变化的数据。
接着(步骤503)，在ATE上执行的软件使用收集的测试数据确定对组装 应用电路中的PSR控制器集成电路如何编程以便校正所述测试应用电路的不希 望的的输出特性。在一个例子中，该软件确定被移入非易失移位寄存器204的 编程信息的32位什么样的值应该对电源202输出的电压和电流中的检测误差进 行校正。
下面(步骤504) ， ATE将PSR控制器集成电路的FB端驱动到5伏，以便 PSR控制器集成电路开始工作在编程模式。
下面(步骤505) ， PSR控制器从使用包括RFB1和RFB2的外部分压器切 换到使用包括电阻Rll和R12的内部分压器。然后整个组装的应用电路将VOUT 调节到较高的电压以便接收进PSR控制器集成电路的VDD增加或减少到编程电 压。在一个例子中，VDD从约15伏增加到约17伏。
接着(步骤506) ， ATE与信号SW同步地向PSR控制器集成电路提供编程 信息位，并且PSR控制器与信号SW同步地将所述位移入其非易失移位寄存器中。 在一个例子中，图5的ATE201与信号SW的下降沿同步地将编程信息位提供到 集成电路203的FB端206，并且集成电路203与信号SW上升沿同步地按时钟
移入所述编程信息位。
接着(步骤507) ， PSR控制器集成电路使用编程电压(上升到17伏电压 VDD)将加载的编程信息编入非易失移位寄存器的位中。
下面(步骤508)，电源被切断并再接通，并且被重新测试获得电源的输 出电压和输出电流的轮廓图，以确认编程后合适的电源操作。接着(步骤509)，编程的应用电路与ATE断开，并且下个要被测试的组 装的应用电路被连接到ATE。在ATE的控制下自动迅速地重复步骤501到509， 使得一系列多个组装的应用电路(例如，CC/CV电源)得到测试和编程。
图12是实现非易失移位寄存器204的一个位的一种方式的简化电路方框 图。隧道晶体管611是具有与集成电路基衬隔离的基体的N沟道晶体管。基体 被隔离以便基体能够被上拉到编程电压。
为了将一位编程信息编入图12的非易失单元，在DIN串行输入600上的 一位编程信息在BCLK的上升沿移入D型触发器601。在时钟输入602上接收 BCLK。 一旦所述编程信息位出现在触发器601上，如图10中所示出的，编程使 能信号PREN脉动。因此编程电压提供到导体603上。如果存储在触发器601 中的该信息位是数字逻辑高，那么或非门604，晶体管605和电阻606使得编 程电压提供到P沟道晶体管607的源极-基体上。此外，或门608，晶体管609 和电阻610使得地电位耦合到隧道晶体管611的基体-源极-漏极端。然后对P 沟道晶体管607的浮栅进行编程，以便晶体管607导通并且非易失单元存储数 字逻辑高。
另一方面，如果存储在触发器601中的信息位是数字逻辑低，那么或非门 604，晶体管605和电阻606使地电位耦合到P沟道晶体管607的源极-基体上。 或门608,晶体管609和电阻610使编程电压提供到隧道晶体管611的基体上。 然后对P沟道晶体管607的浮栅编程，使得晶体管607是非导通的，并且非易 失单元存储数字逻辑低。当POR从低到高转化时，在PSR CC/CV控制器集成电 路加电时，每个非易失位的编程值锁存进触发器601中。
效率变化补偿
图13是表示实际组装的PSR CC/CV电源的操作图。随着VOUT减少，可以 看见IOUT在增加。输出电压和输出电流的操作点不遵循理想的垂直线700，而 是按照虚线701进行。这是因为随着VOUT减低，电源的效率在增加。在恒流模 式中，PSR CC/CV控制器集成电路使得开关频率fs与VOUT成比例。因此，随 着VOUT减低，fs减低。然而，有与开关所述电源相关联的开关损耗，这样减 少开关频率fs减少开关量并且使开关损耗减少由此增加效率。正如下列等式1 指示的，在普通非校正的PSR电源中，效率n的变化引起Iout成比例的变化。其中Lp是初级线圈电感，IP是每个开关周期中初级线圈中的峰值电流。 图14示出了图6的效率变化补偿电路238 (CC1)。节点413上的电压VILM 设定峰值电流极限值ILIM，其决定在恒流模式中的IOUT。 因此，减少VILIM 减少IOUT。增加VILIM增加IOUT。 VILM的大小部分由过电阻R3和R4的电阻 以及通过参考电压VREF设定。新颖的效率变化补偿电路238通过产生与V0UT 的减低成比例降低的电流702来进行操作。该电流702提供到节点413上。因 此，如果VOUT减少，流进节点413的总电流减少，并且电压VILIM减少，由此 ILIM和IOUT也从其本来的值相应减少。该IOUT的减少补偿并且校正了如果不 这样做就随着VOUT减少IOUT增加的情况。放大器703运行以将穿过可编程电 阻R5的电压强制为VFB。因此，流过R5的电流是VFB/R5。该电流通过电流镜 像704镜像以产生流进节点413的电流702。因此，对可编程电阻R5的阻值进 行编程使效率补偿量得到调整。 初级电感变化补偿
按照上述等式l， IOUT随着初级线圈电感的变化而变化。这种初级线圈电 感的变化，源自于从变压器单元的制造商到所制造的变压器单元这些变压器制 造过程中的变化。由于Lp的变化引起的IOUT变化可以通过调整电阻R4得到校 正。例如，如果Lp变化+7%，那么R4可以下调2. 64% (7%的平方根)，以将IOUT 下调到需要的标称值。可编程电阻R4调节VIL頂，其设定初级线圈中的峰值电 流IP。
VIN线电压变化补偿
在恒流(CC)模式中，限流比较器412检测当开关400接通时初级电流何 时超过电流极限ILIM。当电流检测电压VCS超过节点413上的电流限制电压 VILIM时，比较器跳变并且输出低到高的变化，这继而使得控制逻辑411将开 关信号SWON强制为低，由此使N沟道晶体管400关断及导致开关219断开。然 而，在VCS超过VILIM的时刻和当开关219实际关断并且电流停止流进初级线 圈228的时刻之间存在时间延迟。假定该关断传播是近似固定的，与输入线电压VIN的大小无关。在普通PSR CC/CV电源中，在初级线圈中电流斜坡上升的 速率取决于输入线电压VIN的大小。该速率大致由下列等式2给出。
图15示出了当开关219在两种情况下接通时，初级电流ILP斜坡上升。 在一种情况下(由虚线705表示)，输入线电压VIN相对高，例如，240VAC， 而另一种情况(由线706表示)VIN相对低，例如，IOOVAC。正如在图15中指 示的，如果初级中的电流斜坡上升的斜坡较陡，则初级电感电流ILP将在近似 固定的关断时间期间(VCS穿过电流极限电压VIL頂的时间和当开关219实际 关断并且电流停止流进初级线圈228的时间之间)继续上升一个较大的量。如 果初级电感中电流斜坡上升的斜坡不很陡，则初级电感电流ILP将在近似固定 的关断时间期间(VCS穿过电流极限电压VILIM的时间和当开关219实际关断 并且电流停止流进初级线圈228的时间之间)继续上升一个较小的量。因此， 电源的峰值电流IP是变化的并且其引起所调节的输出电流IOUT也变化。可见 IOUT随着输入线电压VIN变化。
在一个新颖方面，图6和14的输入电压变化校正电路239 (CC2)可补偿 和校正峰值电流IP的不希望的变化。从节点413抽出电流，这样VILIM小于其 本来的值，并且使该电流随着增加的VIN成比例增加，以便图15中示出的影响 得到校正。正如在图9中指示的，当开关219导通时，辅助线圈VAUX上的电压 为负。VAUX近似为(-VIN*(NA/NP))。该负的VAUX是由电阻RFB1和RFB2的电阻 分压器进行分压的，这样，在开关219接通期间，在FB端子206上出现负电压。 N沟道晶体管707是二极管连接的，并且其源极接地。这使得其他N沟道晶体 管708的源极大致也处于地电位。在FB端206上的负电压使电流流出晶体管 708，该电流大约等于-VI淋(NA/Np)/RFBl。该电流与输入线电压VIN成比例。该 电流由P沟道电流镜像进行镜像。产生的镜像电流710流过可编程电阻R9，产 生随输入线电压VIN成比例变化的电压VR9。放大器711操作以将在节点712 上的电压强制其非反相输入引线上的电压。因此，流过电阻R10的电流713与 输入线电压VIN成比例。该电流713从节点413流出，使得它随着VIN增加，
20起减少节点413上的电压VILIM的作用。因此，如果输入线电压VIN增加，那 么电流713增加，及VILIM电压被更多地降低，以抵制图15中示出的影响。相 反，如果输入线电压VIN减少，则电流713减少，并且VILIM电压降得较少。 V0UT接线电阻补偿
当使用传统的PSR CC/CV电源时，它通过接线连接到正被充电的设备的可 充电电池。接线的电阻可能很大。此外，不同的电源单元可能打算用于对不同 类型的设备充电，这样，不同的电源单元可能具有有着不同电阻的不同类型的 接线。尽管这些接线电阻的不同，所有的电源单元将操作在图2和4中示出的 恒流(CC)和恒压(CV)规格内操作。如果电源正在输出电流，接线的电阻越 大，在接线末端的电压VCORD将越小。此外，如果电源输出的电流增加，在接 线末端的电压VCORD减少。这是不希望的。如果I0UT增加，希望使VOUT增加 以便当PSRCC/CV电源工作在恒压(CV)模式中时，即使I0UT变化，在接线末 端的电压VC0RD也保持恒定。
图6和16的新颖接线电阻补偿电路(CC3) 240补偿由于IOUT的变化导致 的电压VCORD的变化。可认识到，在CV模式中电流模式P丽控制器中，当控制 器处于调节状态时，VC0MP与IOUT成比例。随着I0UT增加，VC0MP增加。通过 在节点407上提供电流800，这样提高电压VREF，，以便随着IOUT增加，VOUT 增加，接线电阻补偿电路(CC3) 240补偿增加的IOUT。放大器801将VC0MP， 转换成比例电流802，其等于VCOMP' /R7。 电流802由P沟道镜像803镜像而 成，以输出电流800。电流800提供到节点407上。可编程电阻R7的电阻决定 接线电阻补偿的量，以应对如果不这样做则随着IOUT减少，电压VCORD减少。 尽管上面为了指导性的目的描述了某些具体的实施例，本专利文件的教义 具有一般的应用性，并且不限制上面描述的具体实施例。可以使用导体233从 ATE 201到集成电路203及从集成电路203到ATE 201传递其他类型的信息。 可以通过导体233传递误差信息，诊断信息，控制信息和误差检测代码。在一 个有利的方面中，当电源202工作时该信息与信号SW同步地通信。当电源不连 接到ATE设备时，以及在电源202的测试期间，诸如上面描述的在线测试，这 些信息可以在电源202的正常操作期间传递。因此，能够对描述的实施例的各 个特征进行各种修改，改变和组合，而不脱离本发明权利要求的范围。
权利要求
1.一种集成电路，其特征在于，包括初级端调节恒流/恒压控制器，其以恒压模式调节开关电源的输出电压，使得所述输出电压被调节到一个调节的电压值，并且该初级端调节恒流/恒压控制器以恒流模式调节所述开关电源的输出电流使得所述输出电流被调节到一个调节的电流值；及非易失移位寄存器，其存储第一值，其中，所述第一值是确定所述调节的电压值时的因数。
2. 如权利要求1所述的集成电路，其特征在于，所述集成电路具有四个且只有四个端子。
3. 如权利要求1所述的集成电路，其特征在于，所述非易失移位寄存器存储第二值，并且，所述第二值是确定所述调节的电流值时的因数。
4. 如权利要求3所述的集成电路，其特征在于，所述集成电路包括初级电感变化补偿电路，并且其中，所述第二值设定所述初级电感变化补偿电路。
5. 如权利要求1所述的集成电路，其特征在于，所述非易失移位寄存器包括多个非易失存储位，其中，所述第一值能够串行地移入所述集成电路，并且移入所述非易失移位寄存器。
6. 如权利要求1所述的集成电路，其特征在于，所述初级端调节恒流/恒压控制器可操作在正常模式下以及编程模式下，其中，在正常模式中，所述初级端调节恒流/恒压控制器以恒压模式调节输出电压以便所述输出电压被调节到所述调节的电压值，而在编程模式中，所述初级端调节恒流/恒压控制器以恒压模式调节所述输出电压以便所述输出电压被调节到与所述调节的电压值不同的电压。
7. 如权利要求6所述的集成电路，其特征在于，所述初级端调节恒流/恒压控制器包括线输入电压变化补偿电路。
8. —种初级端调节恒流/恒压控制器集成电路，可操作在恒压模式和恒流模式下，其特征在于，所述初级端调节恒流/恒压控制器在非易失移位寄存器中存储第一值和第二值，所述非易失移位寄存器是所述初级端调节恒流/恒压控制器集成电路的一部分，其中所述第一值是确定一个电压的因数，在该电压处，所述初级端调节恒流/恒压控制器集成电路在恒压模式下调节电源输出电压，并且，其中所述第二值是确定一个电流的因数，在该电流处，所述初级端调节恒流/恒压控制器集成电路在恒流模式下调节电源输出电流。
9. 如权利要求8所述的初级端调节恒流/恒压控制器集成电路，其特征在于，所述初级端调节恒流/恒压控制器集成电路可操作在编程模式下，其中，在所述编程模式下，所述初级端调节恒流/恒压控制器集成电路与由所述初级端调节恒流/恒压控制器集成电路输出的开关信号同步地移入信息位。
10. 如权利要求8所述的初级端调节恒流/恒压控制器集成电路，其特征在于，所述初级端调节恒流/恒压控制器集成电路包括接线电阻补偿电路。
11. 如权利要求8所述的初级端调节恒流/恒压控制器集成电路，其特征在于，所述初级端调节恒流/恒压控制器集成电路包括效率变化补偿电路。
12. 如权利要求8所述的初级端调节恒流/恒压控制器集成电路，其特征在于，所述初级端调节恒流/恒压控制器集成电路包括线输入电压变化补偿电路。
13. 如权利要求8所述的初级端调节恒流/恒压控制器集成电路，其特征在于，所述初级端调节恒流/恒压控制器集成电路可操作在正常模式和编程模式，其中，如果所述初级端调节恒流/恒压控制器集成电路操作在恒压模式，并且如果所述初级端调节恒流/恒压控制器集成电路的操作从正常模式切换到编程模式，那么所述初级端调节恒流/恒压控制器集成电路在恒压模式下调节电源输出电压处的所述电压被改变。
14. 一种方法，其特征在于，包括(a)将第一值和第二值移入初级端调节恒流/恒压控制器集成电路中的非易失移位寄存器，其中所述第一值可由所述初级端调节恒流/恒压控制器集成电路使用以将电源调节的输出电压设定到所述初级端调节恒流/恒压控制器集成电路在恒压模式下调节到的电压，其中，所述第二值可由所述初级端调节恒流/恒压控制器集成电路使用将电源调节的输出电流设定到所述初级端调节恒流/恒压控制器集成电路在恒流模式下调节到的电流。
15. 如权利要求14所述的方法，其特征在于，所述初级端调节恒流/恒压控制器集成电路是在所述(a)的移入期间工作电源的一部分。
16. 如权利要求14所述的方法，其特征在于，它进一步包括(b)将第三值移入所述非易失移位寄存器中，其中，所述初级端调节恒流/恒压控制器集成电路包括输入电压变化补偿电路，并且其中，所述第三值用于设定所述输入电压变化补偿电路。
17. 如权利要求14所述的方法，其特征在于，它进一步包括(b) 使所述初级端调节恒流/恒压控制器集成电路进入编程模式以便所述初级端调节恒流/恒压控制器集成电路将所述电源调节的输出电压改变到电源在所述恒压模式下调节所述电源输出电压的电压；及(c)使用所述改变的电源调节输出电压将所述第一和第二值编编程到所述非易失移位寄存器中。
18. 如权利要求16所述的方法，其特征在于，它进一步包括(c) 测试电源并且从中获得测试数据，其中步骤(c)发生在步骤(a)和(b)之前，其中，所述初级端调节恒流/恒压控制器集成电路是所述电源的一部分；和(d) 使用自动测试设备至少部分地基于所述测试数据确定所述第三值，其中步骤(d)发生在步骤(c)之后但在步骤(a)和(b)之前。
19. 如权利要求14所述的方法，其特征在于，它进一步包括(b)将第三值移入非易失移位寄存器中，其中所述初级端调节恒流/恒压控制器集成电路包括效率变化补偿电路，并且其中，所述第三值用于设定所述效率变化补偿电路。
20. 如权利要求19所述的方法，其特征在于，它进一步包括(c)测试电源并且从中获得测试数据，其中步骤(c)发生在步骤(a)和(b)之前，其中，所述初级端调节恒流/恒压控制器集成电路是所述电源的一部分；和(d)使用自动测试设备至少部分地基于所述测试数据确定所述第三值，其中步骤(d)发生在步骤(c)之后但在步骤(a)和(b)之前。
21. 如权利要求14所述的方法，其特征在于，它进一步包括(b)将第三值移入所述非易失移位寄存器中，其中所述初级端调节恒流/恒压控制器集成电路包括接线电阻补偿电路，并且其中，所述第三值用于设定所述接线电阻补偿电路。
22. 如权利要求21所述的方法，其特征在于，它进一步包括(c)测试电源并且从中获得测试数据，其中步骤(c)发生在步骤(a)和(b)之前，其中，所述初级端调节恒流/恒压控制器集成电路是所述电源的一部分；和(d)使用自动测试设备至少部分地基于所述测试数据确定所述第三值,其中步骤(d)发生在步骤(c)之后但在步骤(a)和(b)之前。
23. —种方法，其特征在于，包括(a) 操作初级端调节电源和从中获得测试数据，其中，所述初级端调节电源包括集成电路和变压器，其中，所述集成电路包括初级端调节控制器；和(b) 当所述初级端调节电源操作时，将信息编程到集成电路，其中(b)发生在(a)的所述获得测试数据之后。
24. 如权利要求23所述的方法，其特征在于，所述集成电路是封装的集成电路，并且，其中(a)和(b)发生在所述封装的集成电路的最后测试之后和所述封装的集成电路与所述变压器组装以形成初级端调节电源之前。
25. —种集成电路，其特征在于，包括非易失存储电路，存储第一值和第二值；和用于调节初级端调节恒流/恒压(初级端调节恒流/恒压)电源的装置，其中，所述第一值是在设定被调节的输出电压时的因数，在该被调节的输出电压处，所述输出以所述电源的恒压模式被调节，并且其中，所述第二值是在设定被调节的输出电流时的因数，在该调节的输出电流处，所述输出以所述电源的恒流模式被调节。
26. 如权利要求25所述的集成电路，其特征在于，当所述装置操作在编程模式中时，所述装置还用于改变所述被调节的输出电压，其中，所述改变的被调节的输出电压用于对所述非易失存储电路编程。
27. —种初级端调节控制器集成电路，具有许多个非易失可重写存储器，其特征在于，所述存储器被调整可存储多于两个的从下列组中取出的值设定恒压模式电源输出电压的值，设定恒流模式电源输出电流的值，控制效率变化补偿电路的值，控制线输入电压变化补偿电路的值，控制接线电阻补偿电路的值，控制初级电感变化补偿电路的值，将时钟频率设定在初级端调节控制器集成电路内的值，和将电压参考设定在初级端调节控制器集成电路内的值。
全文摘要
本发明公开了一种可编程的集成电路及方法，能使得实际电源工作点位于指定的界限之内。初级端调节(PSR)控制器集成电路，包括PSR CC/CV控制器和非易失移位寄存器。包括所述集成电路的组装电源被在线测试以确定电源输出电压和/或电流的误差。确定编程信息并且移入移位寄存器。在编程期间，电源调节到不同的输出电压，并且不同的电压用于移位寄存器编程。编程之后，电源操作在正常模式以便输出电压和电流在规格之内。电源调节电压和电流通过编程信息的某些位而设定。其他位设定PSR CC/CV控制器的误差校正电路，诸如初级电感变化补偿电路，线输入电压变化补偿电路，效率变化补偿电路，和接线电阻补偿电路。
文档编号H02M3/335GK101674019SQ200910129048
公开日2010年3月17日 申请日期2009年3月23日 优先权日2008年3月24日
发明者龚大伟 申请人:技领半导体(上海)有限公司;技领半导体股份有限公司
最新回复(0)