具有分立电荷存储元件的存储器的编程的制作方法
专利名称：具有分立电荷存储元件的存储器的编程的制作方法
技术领域：
本发明涉及一种非易失性存储器，更具体地，涉及到对具有分立电荷存储元件的非易失性存储器编程。
背景技术：
通常通过将电子加进到分立电荷存储元件中，来对使用诸如氮化物中的电子和空穴陷阱的分立电荷存储元件的非易失性存储器进行编程。由于存储介质是非导电的，因此在存储介质内几乎不存在电子移动。将电子加入到氮化物中的典型的和最有效的方式中的一种是热载流子注入(HCI)。这具有以非均匀方式将电子注入到氮化物中的作用。在电子最高能的部位电荷密度最高，其通常在源极附近。结果是电子在与漏极最接近的区域中的氮化物中较集中。这非常有效地为将可检测的(detectible)存储器单元的阈值电压方面提供足够的改变。
然而，问题在于擦除存储器单元应中和对存储介质充电的全部电子，而这是困难的。实现这一点的一种方式是通过直接的隧道效应，但是直接的隧道效应要求底部氧化物、在衬底和氮化物之间的电介质必须非常薄，在20-30埃的范围内。然而，在单晶体管位单元的阵列中，薄的底部氧化物导致不充分的数据保持和读出干扰。另一种途径是富勒-诺德海姆(FN)隧道效应，其允许使用厚一点的底部氧化物但仍不超出30埃。该底部氧化物应保持这样薄，以防止由于在擦除期间电子反注入穿过顶部氧化物，而引起擦除时间变得很长或引起编程的和擦除的阈值电压之间的差值过于靠近。
另一种技术是热空穴注入。其规定将空穴注入到氮化物中以中和在氮化物中的电子。通过在PN结上提供反向偏置和在控制栅上提供负电压，也在源极附近产生热空穴。这些偏置条件引起空穴/电子对的形成。这些空穴中的一些在源极和衬底之间被加速至足够的能量穿越在衬底和氮化物之间的势垒。能够到达氮化物的这些空穴根据图案而这样做。尽管这个图案与用于使用HCI编程的图案相类似，但是其并不是相同的。T.Y.Chan等在IEEE Elentron Device Letters，Vol.EDL-8，No.3，1987年3月的“A True Single-Transistor Oxide-Nitride-OxideEEPROM Device”中描述了同时用高栅极电压和产生晶体管的饱和状态的漏极电压进行编程的存储器。在饱和状态的编程产生定位漏极中的并具有相对宽的分布的电子分布。这一编程使用HCI并倾向于不止具有在漏极附近的一个尖峰，还具有稍远离漏极的附加尖峰。热空穴注入(HHI)并不倾向于具有该第二尖峰，这使得未能通过HHI对作为部分第二尖峰的电子注入进行非常有效地中和。因此，当使用HHI擦除时，电子倾向于留在氮化物中。在写入/擦除周期之后，累积的电子引起擦除的阈值电压增长，导致对于存储器操作而言不足够的电压裕度。
用以避免在存储介质中的电子累积的一种技术是产生基本与在存储介质中的热空穴分布相匹配的电子分布。为了实现该匹配，使用高栅极电压。图1中示出的是这样一种公知的存储单元10。存储单元10具有衬底12以及在源极14和漏极16之间的栅层叠结构。该栅层叠结构具有栅极电介质18，上覆的具有多个分立的电荷存储元件的电荷存储层20，上覆的介电层22和导电的上部栅电极24。所述多个分立的电荷存储元件可以以多种形式实现。在一种形式中，多个分立的电荷存储元件可以是由硅、锗、氮化物等制成的纳米团(nanocluster)、纳米晶体或氮化物层或捕捉电子和/或空穴的任意材料层。在编程模式中，源极14连接到地电势，栅极连接到10伏，而漏极连接到5伏或更低。在高栅极电压和低漏极电压的偏置条件下，在源和漏之间的沟道区基本处于操作的线性区间。这导致将热电子注入到源极16一侧附近的电荷存储介质20中，结果产生窄电子分布。窄电子分布允许在存储单元中的两个位之间没有实质上的交叉干扰的情况下，在两个源/漏端子的每一个处的单个存储单元中存储两个分立的数据状态。然而，使用高栅极电压要求能够控制这种高的栅极电压的大的外围晶体管。为了耐受如10伏的栅极电压，晶体管必须使用厚栅极氧化物，这直接增大了所需要的外围电路的尺寸。使用具有足够高到进行电荷定位的栅极偏压的存储介质层的现有非易失性存储模块通常具有尺寸缺陷，尤其当要求快速读访问时间时。
借助例子来说明本发明，并且本发明不受附图限制，附图中相同的参考数字表示相同的元件，且其中图1示出用高栅极电压进行编程的常规存储单元的截面图并示出获得的窄电子分布；图2示出使用低栅极电压在第一步骤中进行编程的存储单元的截面图并示出根据本发明获得的宽电子分布；图3示出使用低栅极电压在第二步骤中进行编程的存储单元的截面图并示出根据本发明的空穴和电子分布；图4示出在图2和3中示出的存储器编程的方法的流程图；图5示出均未被位编程的两位存储单元的截面图；图6示出被最右位编程的两位存储单元的截面图；图7示出被最左位编程的两位存储单元的截面图；图8示出两个位均被编程的两位存储单元的截面图；图9示出了与图4的编程方法一起使用的存储器结构；图10更详细地示出了这里描述的两位存储单元的电荷存储元件层的一种形式；和图11更详细地示出了这里描述的两位存储单元的电荷存储元件层的另一种形式。
本领域技术人员将意识到，图中的元件是为了简单和清楚而示出的，其不一定是按比例绘制的。例如，在图中的一些元件的尺寸相对于其它元件是放大的，以帮助增进理解本发明的实施例。
具体实施例方式
在图2中示出的是已经在根据本发明的编程方法的第一步骤中编程了的存储单元30。通常，存储单元30具有含有注入的源34和注入的漏36的阱32。栅极结构由栅极电介质38、电荷存储元件层40、控制电介质42和导电栅电极44形成。导电栅电极44、源34和漏36每一个都具有用于接收预定的电压的端子。导电栅电极44连接到接近5伏的电压。阱32连接到电压VWELL，电压VWELL为零伏或小于零伏一个数量如负2伏。源34连接到源电压Vs，源电压Vs为零伏或大于零伏一个数量如1伏。漏极电压连接到接近4伏的漏极电压。应当很好地理解的是，这里提供的电压值只以例子的形式给出，且不意指为精确值。一种形式中，栅极电介质38具有接近50埃的厚度。电荷存储元件层40具有取决于使用的电荷存储材料的类型的厚度。如果使用的是氮化物层，则在一种形式中，该厚度接近100埃。如果使用的是纳米晶体材料，则纳米晶体的直径例如为接近50埃，并且在纳米晶体之间的间隔例如接近50埃。控制电介质42例如接近100埃。导电栅电极44例如接近1000埃。另外，在一种形式中，在源34和漏36之间的沟道长度接近100纳米至300纳米的范围内。
在工作中，在示出的偏置条件下，沟道在存储单元30的饱和区间内工作。饱和状态是由于以值非常接近漏偏置电压的电压对栅极进行偏置而产生的。在饱和状态下，注入电子的分布通过分布41来表示。该分布41比图1的分布21宽。虽然对于两位存储单元来讲，较宽分布更有问题，但是在整个存储单元10上，这一操作是优选的，这是由于栅极偏置接近一半且因此导致小得多的外围晶体管以及因此小得多的存储器模块。由于空穴分布与电子分布不相匹配，因此在擦除操作期间，未能使用热空穴注入来有效地移除较宽电子分布。注入电子分布的不完全移除导致在电荷存储介质如电荷存储元件层40的中间产生不希望的电子累积。
在图3中示出的是与存储单元30相关的第二编程步骤的截面图。偏置状态是在栅电极44上设置接近负5伏，而将漏36上设置为地参考电势。另外，将源34偏置在接近4伏，和将负偏压VWELL连接到阱32。VWELL的电势的例子是零或小于零的非零值，如负1或2伏。
在该偏置状态下，在位于栅极电介质38下方的源34部分中产生电子-空穴对。由于在源34和阱32之间存在的横向电场，产生的空穴向源34加速运动。该横向的传送增加了空穴的能量，且由于负的栅极电压，空穴被注入到电荷存储元件层40中。获得的空穴分布39在图3中示出。部分空穴分布39与电子分布41重叠，且由此导致电子电荷的部分电荷存储介质的取消或清除。这些组合的分布的作用是移除或补偿在电荷存储元件层40的中心中的电子分布，并有效地将电子分布移动或者转移到更接近电荷存储元件层40的期望侧的地方，其中与端子34相比，该期望侧更接近端子36。
在图4中示出的是图2和3中的对存储单元30编程的方法的流程图。在步骤62中，擦除存储部分(一个或多个预定的和识别出的存储单元)至预定的状态。步骤62是可选的，且能够使用常规的块擦除(bulk erase)来有效地完成。应当理解的是，当执行步骤62时，存储单元存储介质缺乏任何有效的电荷分布。如果没有进行步骤62，则在存储系统中需要另外的逻辑电路，以便以已知的电荷分布来开始。在步骤64中，通过将存储器激活为编程模式，来开始存储部分的编程。在步骤66中，确定是否需要根据希望存储在第一存储单元中的值来改变第一存储单元的左位的逻辑状态的值。如果第一存储单元的逻辑状态必须改变，则进行步骤68。在步骤68中，将具有第一极性的电荷注入到存储单元的左侧，如前面关于图2讨论的。如果第一存储单元的逻辑状态不需要改变，则然后不进行步骤68。在步骤70中，确定是否需要根据希望存储在第二存储单元中的值来改变第一存储单元的右位的逻辑状态的值。如果第二存储单元的逻辑状态必须改变，则进行步骤72。在步骤72中，将具有第一极性的电荷注入到存储单元的右侧中。在步骤80中，确定左位的逻辑状态是否改变。如果左位的逻辑状态改变了，则进行步骤74。如果左位的逻辑状态没有改变，则进行步骤82。在步骤82中，将具有第二极性的电荷注入到存储单元的左侧中，以整理或移除在沟道的中心区中的电子分布。步骤82之后，进行步骤74。如果在步骤70中，第一存储单元的右位的逻辑状态不需要改变，则进行步骤71。在步骤71中，确定左位的逻辑状态是否改变。如果左位的逻辑状态改变了，则进行步骤78。在步骤78中，将具有第二极性的电荷注入到存储单元的右侧中，以清除或移除在沟道的中心区域中的电子分布。在步骤78之后，进行步骤74。在步骤74中，确定存储部分的编程是否完成。如果存储模块的编程完成了，则然后通过步骤76结束编程模式。如果编程没有完成，则通过转向步骤66和为随后的存储单元重复上述方法，来重复该方法。
图5中示出的是使用两位且每个位都不编程的存储单元30的截面图。为了便于说明，将结合图5-8使用与结合图2和3所使用的参考数字相同的参考数字。分别在电荷存储元件层40的左侧上和右侧上表示这两个位。由于没有一个位被编程，所以在电荷存储元件层40中不存在电荷分布。因此，不需要对电子分布曲线进行清除或修改。
图6中示出的是使用两个位的存储单元30的截面图，其中在左侧上的位不被编程而在右侧上的位被编程。示出了获得的空穴分布85和电子分布87。在这个状态下，进行如关于图3描述的电荷存储元件层40的左侧和中心部分上的电子分布的清除或修改。
在图7中示出的是使用两个位的存储单元30的截面图，其中在左侧上的位被编程而在右侧上的位不被编程。示出了获得的电子分布89和空穴分布91。在这种状态下，进行如关于图3描述的电荷存储元件层40的右侧和中心部分上的电子分布的清除或修改。应当注意到，在图3中示出了用于对电荷存储元件层40的左侧进行清除的电压偏置状态。因此，为了清除电荷存储元件层40的右侧，必须将源电压VS设置成地参考电势，并将漏极电压设置成接近4伏。阱保持在基本为零或稍小的电势。另外，栅电压保持在低负电压，如负5伏。
图8中示出的是两个位都编程的存储单元30的截面图。示出了获得的电子分布93和95。同样，分别在电荷存储元件层40的左侧上和右侧上表示两个位。由于两个位都被编程了，因此存储单元的晶体管总是非导电的。结果，不需要区分两个位的逻辑状态。因此，不需要电荷分布的清除或修改。另外，当进行存储系统的块擦除时，清除该位单元的电荷分布，结果导致在电荷存储元件层40的中心中没有电子的净累积。
在图9中示出的是含有的存储系统100，其中使用根据图4的编程方法对该存储阵列102编程。存储阵列102具有如行103的行和如列105的列，在其交叉处形成了存储单元。在示出的形式中，存储系统100具有接收地址的行译码器104。行译码器104通过双向总线与存储阵列102进行通信。列译码器106也通过双向总线与存储阵列102进行通信。列译码器106具有与读出放大器和缓冲器108的输入端连接的输出端。编程/擦除电路110耦合到行译码器104、列译码器106和读出放大器/缓冲器108的每一个。编程/擦除电路110一般具有编程电路112和擦除电路118。擦除电路118经由所示出的编程/擦除电路110的连接，连接到行译码器104、列译码器106和读出放大器/缓冲器108。编程电路112一般具有检测电路114，检测电路114具有与读出放大器/缓冲器108的输出端连接的输入端。检测电路114的输入/输出端通过双向总线连接到判定电路116。用于传送数据的数据总线连接到编程/擦除电路110的编程电路112和擦除电路118。地址输入也连接到列译码器106的地址输入端。读出放大器/缓冲器108具有用于提供输出数据的输出端。行译码器104通过双向总线连接到编程/擦除电路110。
在工作中，存储系统100用于接收待编程存储单元的输入存储地址。行译码器104和列译码器106用于在存储阵列102内部的行和列的交叉处识别和选择预定的存储单元。编程/擦除电路110的编程电路用于以多个存储单元为基础，并行地执行图4中描述的编程步骤。检测电路114用于(优选的是以逐行的方式)确定哪些存储单元需要进行清除操作。判定电路116用于确定哪一侧的存储单元注入清除电荷。逐行执行清除操作的优点在于，与使用单个HCI步骤进行编程相比，没有显著降低有效编程速度。与这里描述的热空穴注入清除操作相比，HCI编程操作快速。因此通过逐行执行热空穴注入，显著地节省了编程时间。
在一种形式中，通过将整行偏置为负电势，逐行地实现了存储器编程的第二步骤。具体来讲，根据取决于左/右侧而确定的是否需要清除，来正向偏置源和漏极中的一个。由于使用低栅和源/漏极电压进行的编程允许使用空穴注入来进行低电流清除操作，所以可以并行操作。
在另一种形式中，通过将整个列偏置为正电势，逐列地实现了存储器编程的第二步骤64。具体来讲，首先对列的源或漏极中的一个进行正向偏置，同时保持源或漏极的另一个为地电势，并且基于是否需要清除来负向偏置一行或多行。只有当不同的电荷状态存储在存储单元的两个位中时才需要执行清除。如果首先将源极偏置成正电势，则对于被负向偏置的行而言，在电荷存储介质的源极侧和中心区域上发生清除。在接下来的步骤中，将相同列的源极正向偏置，并重复该程序。由于使用低栅和源/漏极电压进行的编程允许使用空穴注入来进行低电流清除操作，所以可以并行操作。
图10中示出的是图2的存储单元30的进一步的细节，其中通过具有单层点(dot)、纳米团或纳米晶体如纳米晶体122的层120实现电荷存储元件层40。为了便于说明，为与图2中的等价或相同的图10中的元件使用了相同的数字。将层120淀积在栅极电介质38上，并将层120用作电荷捕获层。栅极电介质38是淀积得到的或生长得到的。淀积了单层或多层的纳米晶体，每一个都具有例如接近50埃的直径。如前所述地形成了两位存储单元的全部其它部件，包括控制电介质42和栅电极44。
图11中示出的是图2的存储单元30的另一种形式的进一步的细节，其中电荷存储元件层40通过氮化物或含有电荷捕捉部位如部位126的其它材料的层124来实现。同样，为了便于说明，为与图2中的等价或相同的图10中的元件使用了相同的数字。栅极电介质38是淀积得到的或生长得到的。淀积了单层或多层材料，该材料含有电子和/或空穴捕获部位如部位126。如前所述地形成了两位存储单元的全部其它部件，包括控制电介质42和栅电极44。
至此，应当意识到，已经提供了一种存储器和一种供存储器系统中使用的编程方法，在所述存储器系统中，存储单元具有使用分立电荷存储元件的层。一种两步编程方法被用于实现比在此类存储器中通常使用的栅极电压显著更低的栅极电压。在未显著增加编程操作的额外时间的情况下，实现在两位存储单元的中心区域内部的电荷分布的选择性修改或清除。该方法用编程值对至少一部分的存储单元进行编程。将具有第一极性的电荷注入到在存储单元中的第一多个分立电荷存储元件中。将具有第二极性的电荷注入到第一多个分立电荷存储元件的一部分中。该第一多个分立电荷存储元件用于表示编程值。通过电子注入具有第一极性的电荷，并通过空穴注入具有第二极性的电荷。在注入具有第一极性的电荷之前，确定所述至少一部分的存储单元的当前逻辑状态是否与该编程值不相符。编程值是逻辑状态1或逻辑状态0中的一个。在一种形式中，存储器是非易失性存储器。在另一种形式中，存储器是电可擦除可编程存储器。存储单元具有第一部分和第二部分，其中第一多个分立电荷存储元件位于存储单元的第一部分中。确定存储单元的第一部分的当前逻辑状态是否与编程值相符。如果存储单元的第一部分的当前逻辑状态与编程值不相符，则注入具有第一极性的电荷。确定被编程到存储单元的第二部分中的第二编程值是否与第一编程值不相符。如果第二编程值与第一编程值不相符，则进行具有第二极性的电荷的注入。将具有第一极性的电荷注入到在存储单元的第二部分中的第二多个分立的电荷存储元件中。将具有第二极性的电荷注入到所述第二多个分立电荷存储元件的一部分中。所述第二多个分立电荷存储元件用于表示第二编程值。可选地，在所述的注入具有第一极性的电荷的步骤之前，将存储单元设置为擦除状态。存储器具有用于将具有第一极性的电荷注入到在存储器的一部分中的第一多个分立电荷存储元件中的电路。电路将具有第二极性的电荷注入到所述第一多个分立电荷存储元件的一部分中。从第一多个分立电荷存储元件中取回编程值。用于注入具有第二极性的电荷的电路可同时将电荷注入到存储器的一行中的多个存储单元中。在另一种形式中，存储单元具有第一部分和第二部分，第一部分具有第一状态，而第二部分具有第二状态。读出放大器耦合到所述存储单元，其中所述读出放大器读出所述第一部分的第一状态和所述第二部分的第二状态。编程电路耦合到读出放大器，从而基于第一状态和第二状态的比较结果，将电荷选择性地注入到所述第一部分和所述第二部分中的至少一个。在对存储单元的至少一部分进行编程期间，选择性地注入电荷。电荷具有在对存储单元的至少一部分进行编程期间选择性地注入的空穴。所述存储单元位于一行存储单元之中，并且基于存储在多个存储单元中的逻辑状态将电荷注入到该行中的多个存储单元中。当第一状态和第二状态为相反状态时，选择性地注入电荷。电荷由电子构成。
在前述的说明中，本发明已经参考具体实施例进行了描述。然而，本领域技术人员应当意识到，在不偏离在所附权利要求书中阐明的本发明的范围的情况下，可以作出各种修改和变化。例如，虽然将这里讨论的存储单元描述为存储特定的逻辑1和逻辑0数字值，但是应当理解的是，也可以使用该编程方法以存储除了逻辑1和逻辑0值以外的信息值(即，表示又一状态或值的值)。而且，存储介质可以是除了氮化物之外的不同的电介质，或例如可以是加进到氧化硅中的硅纳米晶体。因此，说明和附图应被认为是说明性的而不应被认为限制性的，且认为所有这样的修改都包括在本发明的范围之内。
上面已经相对于具体实施例描述了益处、其它的优点和对于问题的解决方案。然而，这些益处、优点和对于问题的解决方案，以及可能产生任何益处、优点、或解决方案、或使任何益处、优点、或解决方案更加显著的任何要素都不应当被看作是任何或所有权利要求的关键性、必需的或者必不可少的特征或要素。此处使用的术语″包括″或者它的任何其他变型意图是指出非排他性的包含，以致包括一个要素列表的过程、方法、制品或者设备不仅仅包含该列表中的那些要素，还可能包含其他未被明确地列出或者是此类处理、方法、制品或者设备所固有的其他要素。
权利要求
1.一种用于使用第一编程值对存储单元的至少一部分进行编程的方法，该方法包括将具有第一极性的电荷注入到在存储单元中的第一多个分立电荷存储元件中；将具有第二极性的电荷注入到第一多个分立的电荷存储元件的一部分中；和使用第一多个分立的电荷存储元件来表示第一编程值。
2.如权利要求1的方法，其中通过电子注入具有第一极性的电荷，并且其中通过空穴注入具有第二极性的电荷。
3.如权利要求1的方法，还包括在注入具有第一极性的电荷的步骤之前，确定存储单元的所述至少一部分的当前逻辑状态是否与第一编程值不相符。
4.如权利要求1的方法，还包括识别存储单元的第一部分和第二部分；第一多个分立的电荷存储元件被置于存储单元的第一部分中；确定存储单元的第一部分的当前逻辑状态是否与第一编程值不相符；如果存储单元的第一部分的当前逻辑状态与第一编程值不相符，则进行注入具有第一极性的电荷的步骤；确定将被编程到存储单元的第二部分中的第二编程值是否与第一编程值不相符，和如果第二编程值与第一编程值不相符，则进行注入具有第二极性的电荷的步骤。
5.如权利要求2的方法，还包括识别存储单元的第一部分和第二部分；第一多个分立的电荷存储元件被置于存储单元的第一部分中；将具有第一极性的电荷注入到在存储单元的第二部分中的第二多个分立电荷存储元件中；将具有第二极性的电荷注入到第二多个分立电荷存储元件的一部分中；和使用第二多个分立电荷存储元件来表示第二编程值。
6.一种存储器，包括用于将具有第一极性的电荷注入到在存储器的一部分中的第一多个分立电荷存储元件中的装置；用于将具有第二极性的电荷注入到第一多个分立电荷存储元件的一部分中的装置；用于从第一多个分立电荷存储元件取回编程值的装置。
7.如权利要求6的存储器，其中用于注入具有第二极性的电荷的装置能够同时将电荷注入到位于存储器的一行中的多个存储单元中。
8.如权利要求6的存储器，其中用于注入具有第二极性的电荷的装置能够同时将电荷注入到位于存储器的一列中的多个存储单元中。
全文摘要
一种非易失性存储(100)包括具有电荷存储元件(40)的晶体管(30)的阵列(102)。可使用两步编程方法(60)来对该晶体管进行编程，其中第一步骤(68)是使用低栅极电压的热载流子注入(HCI)编程。在一些存储单元上选择性地利用第二步骤(78)以修改注入的电荷分布，从而增强在晶体管存储单元中的每个存储位之间电荷分布的分离。编程的第二步骤是在未显著增加编程操作的额外时间的情况下实现的。在一个例子中，第一步骤注入电子，而第二步骤注入空穴。两个步骤获得的分布移除了在存储介质的中心区中的电子电荷。
文档编号H01L21/28GK1813312SQ200480017805
公开日2006年8月2日 申请日期2004年7月13日 优先权日2003年7月18日
发明者埃尔温·J·普林茨, 戈里斯汉卡尔·L·金达洛尔 申请人:飞思卡尔半导体公司
技术领域：
本发明涉及一种非易失性存储器，更具体地，涉及到对具有分立电荷存储元件的非易失性存储器编程。
背景技术：
通常通过将电子加进到分立电荷存储元件中，来对使用诸如氮化物中的电子和空穴陷阱的分立电荷存储元件的非易失性存储器进行编程。由于存储介质是非导电的，因此在存储介质内几乎不存在电子移动。将电子加入到氮化物中的典型的和最有效的方式中的一种是热载流子注入(HCI)。这具有以非均匀方式将电子注入到氮化物中的作用。在电子最高能的部位电荷密度最高，其通常在源极附近。结果是电子在与漏极最接近的区域中的氮化物中较集中。这非常有效地为将可检测的(detectible)存储器单元的阈值电压方面提供足够的改变。
然而，问题在于擦除存储器单元应中和对存储介质充电的全部电子，而这是困难的。实现这一点的一种方式是通过直接的隧道效应，但是直接的隧道效应要求底部氧化物、在衬底和氮化物之间的电介质必须非常薄，在20-30埃的范围内。然而，在单晶体管位单元的阵列中，薄的底部氧化物导致不充分的数据保持和读出干扰。另一种途径是富勒-诺德海姆(FN)隧道效应，其允许使用厚一点的底部氧化物但仍不超出30埃。该底部氧化物应保持这样薄，以防止由于在擦除期间电子反注入穿过顶部氧化物，而引起擦除时间变得很长或引起编程的和擦除的阈值电压之间的差值过于靠近。
另一种技术是热空穴注入。其规定将空穴注入到氮化物中以中和在氮化物中的电子。通过在PN结上提供反向偏置和在控制栅上提供负电压，也在源极附近产生热空穴。这些偏置条件引起空穴/电子对的形成。这些空穴中的一些在源极和衬底之间被加速至足够的能量穿越在衬底和氮化物之间的势垒。能够到达氮化物的这些空穴根据图案而这样做。尽管这个图案与用于使用HCI编程的图案相类似，但是其并不是相同的。T.Y.Chan等在IEEE Elentron Device Letters，Vol.EDL-8，No.3，1987年3月的“A True Single-Transistor Oxide-Nitride-OxideEEPROM Device”中描述了同时用高栅极电压和产生晶体管的饱和状态的漏极电压进行编程的存储器。在饱和状态的编程产生定位漏极中的并具有相对宽的分布的电子分布。这一编程使用HCI并倾向于不止具有在漏极附近的一个尖峰，还具有稍远离漏极的附加尖峰。热空穴注入(HHI)并不倾向于具有该第二尖峰，这使得未能通过HHI对作为部分第二尖峰的电子注入进行非常有效地中和。因此，当使用HHI擦除时，电子倾向于留在氮化物中。在写入/擦除周期之后，累积的电子引起擦除的阈值电压增长，导致对于存储器操作而言不足够的电压裕度。
用以避免在存储介质中的电子累积的一种技术是产生基本与在存储介质中的热空穴分布相匹配的电子分布。为了实现该匹配，使用高栅极电压。图1中示出的是这样一种公知的存储单元10。存储单元10具有衬底12以及在源极14和漏极16之间的栅层叠结构。该栅层叠结构具有栅极电介质18，上覆的具有多个分立的电荷存储元件的电荷存储层20，上覆的介电层22和导电的上部栅电极24。所述多个分立的电荷存储元件可以以多种形式实现。在一种形式中，多个分立的电荷存储元件可以是由硅、锗、氮化物等制成的纳米团(nanocluster)、纳米晶体或氮化物层或捕捉电子和/或空穴的任意材料层。在编程模式中，源极14连接到地电势，栅极连接到10伏，而漏极连接到5伏或更低。在高栅极电压和低漏极电压的偏置条件下，在源和漏之间的沟道区基本处于操作的线性区间。这导致将热电子注入到源极16一侧附近的电荷存储介质20中，结果产生窄电子分布。窄电子分布允许在存储单元中的两个位之间没有实质上的交叉干扰的情况下，在两个源/漏端子的每一个处的单个存储单元中存储两个分立的数据状态。然而，使用高栅极电压要求能够控制这种高的栅极电压的大的外围晶体管。为了耐受如10伏的栅极电压，晶体管必须使用厚栅极氧化物，这直接增大了所需要的外围电路的尺寸。使用具有足够高到进行电荷定位的栅极偏压的存储介质层的现有非易失性存储模块通常具有尺寸缺陷，尤其当要求快速读访问时间时。
借助例子来说明本发明，并且本发明不受附图限制，附图中相同的参考数字表示相同的元件，且其中图1示出用高栅极电压进行编程的常规存储单元的截面图并示出获得的窄电子分布；图2示出使用低栅极电压在第一步骤中进行编程的存储单元的截面图并示出根据本发明获得的宽电子分布；图3示出使用低栅极电压在第二步骤中进行编程的存储单元的截面图并示出根据本发明的空穴和电子分布；图4示出在图2和3中示出的存储器编程的方法的流程图；图5示出均未被位编程的两位存储单元的截面图；图6示出被最右位编程的两位存储单元的截面图；图7示出被最左位编程的两位存储单元的截面图；图8示出两个位均被编程的两位存储单元的截面图；图9示出了与图4的编程方法一起使用的存储器结构；图10更详细地示出了这里描述的两位存储单元的电荷存储元件层的一种形式；和图11更详细地示出了这里描述的两位存储单元的电荷存储元件层的另一种形式。
本领域技术人员将意识到，图中的元件是为了简单和清楚而示出的，其不一定是按比例绘制的。例如，在图中的一些元件的尺寸相对于其它元件是放大的，以帮助增进理解本发明的实施例。
具体实施例方式
在图2中示出的是已经在根据本发明的编程方法的第一步骤中编程了的存储单元30。通常，存储单元30具有含有注入的源34和注入的漏36的阱32。栅极结构由栅极电介质38、电荷存储元件层40、控制电介质42和导电栅电极44形成。导电栅电极44、源34和漏36每一个都具有用于接收预定的电压的端子。导电栅电极44连接到接近5伏的电压。阱32连接到电压VWELL，电压VWELL为零伏或小于零伏一个数量如负2伏。源34连接到源电压Vs，源电压Vs为零伏或大于零伏一个数量如1伏。漏极电压连接到接近4伏的漏极电压。应当很好地理解的是，这里提供的电压值只以例子的形式给出，且不意指为精确值。一种形式中，栅极电介质38具有接近50埃的厚度。电荷存储元件层40具有取决于使用的电荷存储材料的类型的厚度。如果使用的是氮化物层，则在一种形式中，该厚度接近100埃。如果使用的是纳米晶体材料，则纳米晶体的直径例如为接近50埃，并且在纳米晶体之间的间隔例如接近50埃。控制电介质42例如接近100埃。导电栅电极44例如接近1000埃。另外，在一种形式中，在源34和漏36之间的沟道长度接近100纳米至300纳米的范围内。
在工作中，在示出的偏置条件下，沟道在存储单元30的饱和区间内工作。饱和状态是由于以值非常接近漏偏置电压的电压对栅极进行偏置而产生的。在饱和状态下，注入电子的分布通过分布41来表示。该分布41比图1的分布21宽。虽然对于两位存储单元来讲，较宽分布更有问题，但是在整个存储单元10上，这一操作是优选的，这是由于栅极偏置接近一半且因此导致小得多的外围晶体管以及因此小得多的存储器模块。由于空穴分布与电子分布不相匹配，因此在擦除操作期间，未能使用热空穴注入来有效地移除较宽电子分布。注入电子分布的不完全移除导致在电荷存储介质如电荷存储元件层40的中间产生不希望的电子累积。
在图3中示出的是与存储单元30相关的第二编程步骤的截面图。偏置状态是在栅电极44上设置接近负5伏，而将漏36上设置为地参考电势。另外，将源34偏置在接近4伏，和将负偏压VWELL连接到阱32。VWELL的电势的例子是零或小于零的非零值，如负1或2伏。
在该偏置状态下，在位于栅极电介质38下方的源34部分中产生电子-空穴对。由于在源34和阱32之间存在的横向电场，产生的空穴向源34加速运动。该横向的传送增加了空穴的能量，且由于负的栅极电压，空穴被注入到电荷存储元件层40中。获得的空穴分布39在图3中示出。部分空穴分布39与电子分布41重叠，且由此导致电子电荷的部分电荷存储介质的取消或清除。这些组合的分布的作用是移除或补偿在电荷存储元件层40的中心中的电子分布，并有效地将电子分布移动或者转移到更接近电荷存储元件层40的期望侧的地方，其中与端子34相比，该期望侧更接近端子36。
在图4中示出的是图2和3中的对存储单元30编程的方法的流程图。在步骤62中，擦除存储部分(一个或多个预定的和识别出的存储单元)至预定的状态。步骤62是可选的，且能够使用常规的块擦除(bulk erase)来有效地完成。应当理解的是，当执行步骤62时，存储单元存储介质缺乏任何有效的电荷分布。如果没有进行步骤62，则在存储系统中需要另外的逻辑电路，以便以已知的电荷分布来开始。在步骤64中，通过将存储器激活为编程模式，来开始存储部分的编程。在步骤66中，确定是否需要根据希望存储在第一存储单元中的值来改变第一存储单元的左位的逻辑状态的值。如果第一存储单元的逻辑状态必须改变，则进行步骤68。在步骤68中，将具有第一极性的电荷注入到存储单元的左侧，如前面关于图2讨论的。如果第一存储单元的逻辑状态不需要改变，则然后不进行步骤68。在步骤70中，确定是否需要根据希望存储在第二存储单元中的值来改变第一存储单元的右位的逻辑状态的值。如果第二存储单元的逻辑状态必须改变，则进行步骤72。在步骤72中，将具有第一极性的电荷注入到存储单元的右侧中。在步骤80中，确定左位的逻辑状态是否改变。如果左位的逻辑状态改变了，则进行步骤74。如果左位的逻辑状态没有改变，则进行步骤82。在步骤82中，将具有第二极性的电荷注入到存储单元的左侧中，以整理或移除在沟道的中心区中的电子分布。步骤82之后，进行步骤74。如果在步骤70中，第一存储单元的右位的逻辑状态不需要改变，则进行步骤71。在步骤71中，确定左位的逻辑状态是否改变。如果左位的逻辑状态改变了，则进行步骤78。在步骤78中，将具有第二极性的电荷注入到存储单元的右侧中，以清除或移除在沟道的中心区域中的电子分布。在步骤78之后，进行步骤74。在步骤74中，确定存储部分的编程是否完成。如果存储模块的编程完成了，则然后通过步骤76结束编程模式。如果编程没有完成，则通过转向步骤66和为随后的存储单元重复上述方法，来重复该方法。
图5中示出的是使用两位且每个位都不编程的存储单元30的截面图。为了便于说明，将结合图5-8使用与结合图2和3所使用的参考数字相同的参考数字。分别在电荷存储元件层40的左侧上和右侧上表示这两个位。由于没有一个位被编程，所以在电荷存储元件层40中不存在电荷分布。因此，不需要对电子分布曲线进行清除或修改。
图6中示出的是使用两个位的存储单元30的截面图，其中在左侧上的位不被编程而在右侧上的位被编程。示出了获得的空穴分布85和电子分布87。在这个状态下，进行如关于图3描述的电荷存储元件层40的左侧和中心部分上的电子分布的清除或修改。
在图7中示出的是使用两个位的存储单元30的截面图，其中在左侧上的位被编程而在右侧上的位不被编程。示出了获得的电子分布89和空穴分布91。在这种状态下，进行如关于图3描述的电荷存储元件层40的右侧和中心部分上的电子分布的清除或修改。应当注意到，在图3中示出了用于对电荷存储元件层40的左侧进行清除的电压偏置状态。因此，为了清除电荷存储元件层40的右侧，必须将源电压VS设置成地参考电势，并将漏极电压设置成接近4伏。阱保持在基本为零或稍小的电势。另外，栅电压保持在低负电压，如负5伏。
图8中示出的是两个位都编程的存储单元30的截面图。示出了获得的电子分布93和95。同样，分别在电荷存储元件层40的左侧上和右侧上表示两个位。由于两个位都被编程了，因此存储单元的晶体管总是非导电的。结果，不需要区分两个位的逻辑状态。因此，不需要电荷分布的清除或修改。另外，当进行存储系统的块擦除时，清除该位单元的电荷分布，结果导致在电荷存储元件层40的中心中没有电子的净累积。
在图9中示出的是含有的存储系统100，其中使用根据图4的编程方法对该存储阵列102编程。存储阵列102具有如行103的行和如列105的列，在其交叉处形成了存储单元。在示出的形式中，存储系统100具有接收地址的行译码器104。行译码器104通过双向总线与存储阵列102进行通信。列译码器106也通过双向总线与存储阵列102进行通信。列译码器106具有与读出放大器和缓冲器108的输入端连接的输出端。编程/擦除电路110耦合到行译码器104、列译码器106和读出放大器/缓冲器108的每一个。编程/擦除电路110一般具有编程电路112和擦除电路118。擦除电路118经由所示出的编程/擦除电路110的连接，连接到行译码器104、列译码器106和读出放大器/缓冲器108。编程电路112一般具有检测电路114，检测电路114具有与读出放大器/缓冲器108的输出端连接的输入端。检测电路114的输入/输出端通过双向总线连接到判定电路116。用于传送数据的数据总线连接到编程/擦除电路110的编程电路112和擦除电路118。地址输入也连接到列译码器106的地址输入端。读出放大器/缓冲器108具有用于提供输出数据的输出端。行译码器104通过双向总线连接到编程/擦除电路110。
在工作中，存储系统100用于接收待编程存储单元的输入存储地址。行译码器104和列译码器106用于在存储阵列102内部的行和列的交叉处识别和选择预定的存储单元。编程/擦除电路110的编程电路用于以多个存储单元为基础，并行地执行图4中描述的编程步骤。检测电路114用于(优选的是以逐行的方式)确定哪些存储单元需要进行清除操作。判定电路116用于确定哪一侧的存储单元注入清除电荷。逐行执行清除操作的优点在于，与使用单个HCI步骤进行编程相比，没有显著降低有效编程速度。与这里描述的热空穴注入清除操作相比，HCI编程操作快速。因此通过逐行执行热空穴注入，显著地节省了编程时间。
在一种形式中，通过将整行偏置为负电势，逐行地实现了存储器编程的第二步骤。具体来讲，根据取决于左/右侧而确定的是否需要清除，来正向偏置源和漏极中的一个。由于使用低栅和源/漏极电压进行的编程允许使用空穴注入来进行低电流清除操作，所以可以并行操作。
在另一种形式中，通过将整个列偏置为正电势，逐列地实现了存储器编程的第二步骤64。具体来讲，首先对列的源或漏极中的一个进行正向偏置，同时保持源或漏极的另一个为地电势，并且基于是否需要清除来负向偏置一行或多行。只有当不同的电荷状态存储在存储单元的两个位中时才需要执行清除。如果首先将源极偏置成正电势，则对于被负向偏置的行而言，在电荷存储介质的源极侧和中心区域上发生清除。在接下来的步骤中，将相同列的源极正向偏置，并重复该程序。由于使用低栅和源/漏极电压进行的编程允许使用空穴注入来进行低电流清除操作，所以可以并行操作。
图10中示出的是图2的存储单元30的进一步的细节，其中通过具有单层点(dot)、纳米团或纳米晶体如纳米晶体122的层120实现电荷存储元件层40。为了便于说明，为与图2中的等价或相同的图10中的元件使用了相同的数字。将层120淀积在栅极电介质38上，并将层120用作电荷捕获层。栅极电介质38是淀积得到的或生长得到的。淀积了单层或多层的纳米晶体，每一个都具有例如接近50埃的直径。如前所述地形成了两位存储单元的全部其它部件，包括控制电介质42和栅电极44。
图11中示出的是图2的存储单元30的另一种形式的进一步的细节，其中电荷存储元件层40通过氮化物或含有电荷捕捉部位如部位126的其它材料的层124来实现。同样，为了便于说明，为与图2中的等价或相同的图10中的元件使用了相同的数字。栅极电介质38是淀积得到的或生长得到的。淀积了单层或多层材料，该材料含有电子和/或空穴捕获部位如部位126。如前所述地形成了两位存储单元的全部其它部件，包括控制电介质42和栅电极44。
至此，应当意识到，已经提供了一种存储器和一种供存储器系统中使用的编程方法，在所述存储器系统中，存储单元具有使用分立电荷存储元件的层。一种两步编程方法被用于实现比在此类存储器中通常使用的栅极电压显著更低的栅极电压。在未显著增加编程操作的额外时间的情况下，实现在两位存储单元的中心区域内部的电荷分布的选择性修改或清除。该方法用编程值对至少一部分的存储单元进行编程。将具有第一极性的电荷注入到在存储单元中的第一多个分立电荷存储元件中。将具有第二极性的电荷注入到第一多个分立电荷存储元件的一部分中。该第一多个分立电荷存储元件用于表示编程值。通过电子注入具有第一极性的电荷，并通过空穴注入具有第二极性的电荷。在注入具有第一极性的电荷之前，确定所述至少一部分的存储单元的当前逻辑状态是否与该编程值不相符。编程值是逻辑状态1或逻辑状态0中的一个。在一种形式中，存储器是非易失性存储器。在另一种形式中，存储器是电可擦除可编程存储器。存储单元具有第一部分和第二部分，其中第一多个分立电荷存储元件位于存储单元的第一部分中。确定存储单元的第一部分的当前逻辑状态是否与编程值相符。如果存储单元的第一部分的当前逻辑状态与编程值不相符，则注入具有第一极性的电荷。确定被编程到存储单元的第二部分中的第二编程值是否与第一编程值不相符。如果第二编程值与第一编程值不相符，则进行具有第二极性的电荷的注入。将具有第一极性的电荷注入到在存储单元的第二部分中的第二多个分立的电荷存储元件中。将具有第二极性的电荷注入到所述第二多个分立电荷存储元件的一部分中。所述第二多个分立电荷存储元件用于表示第二编程值。可选地，在所述的注入具有第一极性的电荷的步骤之前，将存储单元设置为擦除状态。存储器具有用于将具有第一极性的电荷注入到在存储器的一部分中的第一多个分立电荷存储元件中的电路。电路将具有第二极性的电荷注入到所述第一多个分立电荷存储元件的一部分中。从第一多个分立电荷存储元件中取回编程值。用于注入具有第二极性的电荷的电路可同时将电荷注入到存储器的一行中的多个存储单元中。在另一种形式中，存储单元具有第一部分和第二部分，第一部分具有第一状态，而第二部分具有第二状态。读出放大器耦合到所述存储单元，其中所述读出放大器读出所述第一部分的第一状态和所述第二部分的第二状态。编程电路耦合到读出放大器，从而基于第一状态和第二状态的比较结果，将电荷选择性地注入到所述第一部分和所述第二部分中的至少一个。在对存储单元的至少一部分进行编程期间，选择性地注入电荷。电荷具有在对存储单元的至少一部分进行编程期间选择性地注入的空穴。所述存储单元位于一行存储单元之中，并且基于存储在多个存储单元中的逻辑状态将电荷注入到该行中的多个存储单元中。当第一状态和第二状态为相反状态时，选择性地注入电荷。电荷由电子构成。
在前述的说明中，本发明已经参考具体实施例进行了描述。然而，本领域技术人员应当意识到，在不偏离在所附权利要求书中阐明的本发明的范围的情况下，可以作出各种修改和变化。例如，虽然将这里讨论的存储单元描述为存储特定的逻辑1和逻辑0数字值，但是应当理解的是，也可以使用该编程方法以存储除了逻辑1和逻辑0值以外的信息值(即，表示又一状态或值的值)。而且，存储介质可以是除了氮化物之外的不同的电介质，或例如可以是加进到氧化硅中的硅纳米晶体。因此，说明和附图应被认为是说明性的而不应被认为限制性的，且认为所有这样的修改都包括在本发明的范围之内。
上面已经相对于具体实施例描述了益处、其它的优点和对于问题的解决方案。然而，这些益处、优点和对于问题的解决方案，以及可能产生任何益处、优点、或解决方案、或使任何益处、优点、或解决方案更加显著的任何要素都不应当被看作是任何或所有权利要求的关键性、必需的或者必不可少的特征或要素。此处使用的术语″包括″或者它的任何其他变型意图是指出非排他性的包含，以致包括一个要素列表的过程、方法、制品或者设备不仅仅包含该列表中的那些要素，还可能包含其他未被明确地列出或者是此类处理、方法、制品或者设备所固有的其他要素。
权利要求
1.一种用于使用第一编程值对存储单元的至少一部分进行编程的方法，该方法包括将具有第一极性的电荷注入到在存储单元中的第一多个分立电荷存储元件中；将具有第二极性的电荷注入到第一多个分立的电荷存储元件的一部分中；和使用第一多个分立的电荷存储元件来表示第一编程值。
2.如权利要求1的方法，其中通过电子注入具有第一极性的电荷，并且其中通过空穴注入具有第二极性的电荷。
3.如权利要求1的方法，还包括在注入具有第一极性的电荷的步骤之前，确定存储单元的所述至少一部分的当前逻辑状态是否与第一编程值不相符。
4.如权利要求1的方法，还包括识别存储单元的第一部分和第二部分；第一多个分立的电荷存储元件被置于存储单元的第一部分中；确定存储单元的第一部分的当前逻辑状态是否与第一编程值不相符；如果存储单元的第一部分的当前逻辑状态与第一编程值不相符，则进行注入具有第一极性的电荷的步骤；确定将被编程到存储单元的第二部分中的第二编程值是否与第一编程值不相符，和如果第二编程值与第一编程值不相符，则进行注入具有第二极性的电荷的步骤。
5.如权利要求2的方法，还包括识别存储单元的第一部分和第二部分；第一多个分立的电荷存储元件被置于存储单元的第一部分中；将具有第一极性的电荷注入到在存储单元的第二部分中的第二多个分立电荷存储元件中；将具有第二极性的电荷注入到第二多个分立电荷存储元件的一部分中；和使用第二多个分立电荷存储元件来表示第二编程值。
6.一种存储器，包括用于将具有第一极性的电荷注入到在存储器的一部分中的第一多个分立电荷存储元件中的装置；用于将具有第二极性的电荷注入到第一多个分立电荷存储元件的一部分中的装置；用于从第一多个分立电荷存储元件取回编程值的装置。
7.如权利要求6的存储器，其中用于注入具有第二极性的电荷的装置能够同时将电荷注入到位于存储器的一行中的多个存储单元中。
8.如权利要求6的存储器，其中用于注入具有第二极性的电荷的装置能够同时将电荷注入到位于存储器的一列中的多个存储单元中。
全文摘要
一种非易失性存储(100)包括具有电荷存储元件(40)的晶体管(30)的阵列(102)。可使用两步编程方法(60)来对该晶体管进行编程，其中第一步骤(68)是使用低栅极电压的热载流子注入(HCI)编程。在一些存储单元上选择性地利用第二步骤(78)以修改注入的电荷分布，从而增强在晶体管存储单元中的每个存储位之间电荷分布的分离。编程的第二步骤是在未显著增加编程操作的额外时间的情况下实现的。在一个例子中，第一步骤注入电子，而第二步骤注入空穴。两个步骤获得的分布移除了在存储介质的中心区中的电子电荷。
文档编号H01L21/28GK1813312SQ200480017805
公开日2006年8月2日 申请日期2004年7月13日 优先权日2003年7月18日
发明者埃尔温·J·普林茨, 戈里斯汉卡尔·L·金达洛尔 申请人:飞思卡尔半导体公司
最新回复(0)