无凹陷铜镶嵌结构的制造工艺的制作方法
专利名称：无凹陷铜镶嵌结构的制造工艺的制作方法
技术领域：
本发明一般与半导体制造工艺有关，特别是与铜镶嵌结构的平面化方法有关。
背景技术：
在当今的高密度半导体器件中，铜被选为互连薄膜的金属。铜与铝和金相比呈现出较低的薄层电阻。然而由于不能用实用的干刻蚀技术，将铜从不想要的区域除去主要通过化学机械平面化(CMP)处理来完成。在典型的CMP操作中，晶片被压在浆料(slurry)的抛光垫上。在受控的压力、速度和温度条件下，使晶片相对于抛光垫运动。悬浮在浆料中的微粒通过机械抛光摩擦晶片表面，浆料中的化学物氧化和蚀刻该表面(一种化学抛光的形式)，以除去该表面上的物质而获得所需的平面化。
参考图9-16，将讨论已有技术的CMP工艺，从而说明如何形成半导体芯片的铜互连和接触衬垫。这种结构的例子如图9的集成电路(IC)器件100所示。示出IC100的一部分具有形成在衬底部分102之上的铜迹线120和140。铜互连通常用于第二金属层和更高层。相应地，为清楚地说明本发明，未示出第一金属层。迹线120的第一端122包括一通孔130，该通孔提供了与下面的衬底中形成的器件有源区的电气接触，或与下面的金属层中形成的迹线形成电气接触。迹线120的另一端在铜衬垫110处终止，例如焊接区或焊接衬垫。
图10是从图9中的视线2-2所见的IC100的侧视图。该视图示出衬底102上形成有一绝缘层206。通孔130提供了从迹线120的第一端122到下层结构202的电气路径。在图2的情况下，结构202看上去是在衬底中形成的器件的有源区。
图11-16的剖面图说明了一般如何形成图9和图10的铜结构，诸如迹线120和衬垫110。从图11开始，具有有源区202的衬底上设有氮化物层402和氧化层404。使用常规的光刻蚀刻技术，除去如阴影所示的氧化层404和氮化物层402的一部分，见图12。在图13中，在氧化物404及氮化物层402的暴露部分上淀积钽或钽化合物构成的阻挡层406。图14示出用常规电镀方法在阻挡层406上镀敷的一层铜408。其次，利用CMP对铜层抛光，以去除阴影线所示部分408’直到下面阻挡层的层面，图15。为了使阻挡层406相对于氧化层404平面化，继续CMP抛光，得到图16所示的最后产品。
所有当前可供使用的CMP浆料对于与铜有关的所有公知阻挡层金属都具有高的选择性，典型范围为10∶1-6∶1。因此，在铜的上层被抛光除去后(图15)，继续对钽基阻挡层406和铜层的抛光造成铜比阻挡层以更高的速率被除去。这种为除去所有阻挡层而进行的过抛光造成铜结构的凹陷结果410。更有甚者，由于较大面积的抛光垫(诸如接触衬垫110)的弯曲，使得凹陷效应更为显著。
减小凹陷效应的普通方法是使用二种不同的浆料系统，第一浆料把铜层抛光到下面的阻挡层，第二浆料用于以同一速率(尽管是一慢得多的速率)对阻挡层和剩余的铜层进行抛光。这钟方法减小了诸如互连等较窄的铜结构的凹陷，但不能消除凹陷。对于大面积的焊接区，可出现大于1000(埃)的凹陷。更重要的是，大多数抛光系统没有可挂在一起的具有两个不同的浆料系统的两个分开的台板(platen)。在确实有双台板和浆料配置的源系统中，依次抛光的要求也减少了生产量。这种系统维护起来既麻烦又昂贵，使用起来费时且在诸如焊接区等大面积结构的情况下仍不足以避免形成凹陷。
需要一种节约成本且无凹陷的铜镶嵌工艺。希望提供一种无凹陷工艺，它不增加处理设备的复杂性。需要一种无凹陷的处理工艺，它不显著地减少产品的生产量。还希望提供一种工艺，它不增加对处理设备的维护要求。
发明内容
根据本发明，一种无凹陷铜镶嵌工艺，包括在集成电路器件的第一表面上淀积一氧化层。随后，按需要对氧化层进行构图和蚀刻，形成将构成互连图案的沟槽及提供与下面的第一表面的导电部分的电气接触的通孔等图案。阻挡层淀积在氧化层上，包括在氧化层内形成的沟槽和通孔。可能必须提供具有铜晶种层的阻挡层，以改善所镀铜的粘附特性。然后，除去部分阻挡层。随后将铜电镀在阻挡层的剩余部分上面。在氧化层的沟槽和通孔中找到大多数剩余的阻挡层材料。结果，电镀工艺将把大部分铜淀积在这些区域中，从而使铜在这些区域中一开始就显得较高。进行CMP抛光使铜平面化，从而除去铜的上部直到阻挡层层面。继续进行抛光，直到把阻挡层平面化到氧化层的层面。
其结果是一高度平面化的铜镶嵌结构，它实际上没有凹陷结果，即使是在诸如焊接区等大面积结构上。由于在电镀铜之前从氧化层的大部分表面除去了阻挡层，所以只需稍稍进行过抛光除去氧化物上的阻挡层材料。
附图概述图1-8是在根据本发明的处理期间的集成电路的立体图。
图9是典型的现有技术的集成电路器件的透视图。
图10是从图9沿视线2-2所见的剖面图。
图11-16示出典型的现有技术的铜结构制造工艺。
本发明的较佳实施方式根据本发明形成的铜镶嵌互连从以上结合图1所述的传统处理步骤开始。为了提供对本发明较佳模式的更完整描述，将结合图1-8的立体图的内容给出更详细的解释。为了更好地理解本发明，沿图9中跨迹线120和140的视线3-3得到立体图。
图1示出衬底部分102，典型的是硅晶片的上部，可理解为其中采用公知的制造方法形成有多个器件(通常为晶体管)。作为制造铜镶嵌金属互连层的初始步骤，在衬底表面上淀积通常为250-500厚的氮化硅层302。该氮化物层用于阻挡随后的氧化层304的氧化蚀刻到达下面衬底的硅表面。通常，氧化层为5000厚。在淀积氧化层前的工艺中除去氮化物层302的一部分303，以提供一通孔。
接着，如图2所示，应用传统的光刻技术，以对氧化层304进行构图，从而产生至下面的衬底102的通孔并限定将包括互连的迹线。这涉及淀积一层光致抗蚀剂306，并通过一图案暴露，以及在冲洗步骤中除去暴露的抗蚀剂306x。
在图3中，暴露的氧化层在氧化蚀刻期间除去并在氮化物层302处停止，继而暴露氮化物层的一部分305’。如图9所示，通过除去氧化层产生的沟槽将最终成为迹线120和140的衬垫以及通孔130。在氮化物层被除去之处，因为氧化物和衬底材料已被除去，所以沟槽307延伸入衬底部分102。
如图4所示，随后在氧化层304的剩余部分上面、在氮化物层302的暴露部分上以及在衬底的暴露部分307中淀积阻挡层308构成的覆盖涂层。阻挡层308通常是钽化合物，诸如TaN或TaW等。此外，阻挡层308可包括一铜晶种层。是否设置晶种层取决于随后在阻挡层上镀敷的铜的均匀性和粘附特性。如果所镀铜的粘附性差，则可能需要大约50～100的薄晶种层。可通过公知的物理汽相沉积(PVD)法淀积晶种层。
接着进行第二光刻步骤，这次是对阻挡层308进行。类似于图2所示蚀刻步骤的方式，在阻挡层上淀积一光致抗蚀剂。随后通过掩模曝光和除去光致抗蚀剂，以暴露阻挡层的一部分。随后通过公知的等离子体各向异性蚀刻处理除去阻挡层的暴露部分。当阻挡层308为钽和铜的合成物时，各向异性蚀刻会由于蚀刻大块铜薄膜时的副产品的低蒸汽压而造成问题。然而，由于阻挡层的铜部分仅是薄的铜晶种层，它可以简单地通过等离子体气氛中惰性气体的物理冲击而除去。在除去阻挡层的暴露部分后，除去剩余的光致抗蚀剂。结果如图5所示，其中可见阻挡层308的许多部分已被除去，以暴露氧化层304的部分表面304’。
接着，如图6所示，把铜层318选择性地淀积在阻挡层的剩余部分上。这可用公知的电镀处理方法来完成。最后，进行CMP抛光步骤，以除去铜层318直到阻挡层308的层面，如图7所示。氧化层上仅剩下一小条阻挡层308、309。因而，继续抛光将很容易除去这些小条，并把铜部分318平面化到氧化层的层面。图8所示的最终产品呈现出平面化的铜结构，且更重要的是无凹陷结果。
请注意本发明的二个关键方面。首先，从氧化层的上表面除去基本上所有的阻挡层308。这可用除去阻挡层材料后所暴露的相当大面积的氧化表面304’来说明。在图7中示出这样做的好处，其中对铜层318的CMP抛光最终到达阻挡层308的层面。要抛光的阻挡层材料少得多，从而随后将以大致相同的速率把铜和阻挡层材料抛光到氧化物的层面。不需要现有技术情况下的过抛光。例如，考虑图15，其中除去的铜408’暴露了大面积的阻挡层406，记住铜结构占据了相对较小的面积。与铜材料相比，由于面积大，所以有相对更多的阻挡层材料需要相对更多的抛光。从而在阻挡层材料406’被充分除去时，铜中将出现如图16所示的凹陷406。
本以明的第二关键方面是，并非从氧化层的上表面除去所有的阻挡层材料。再参考图5，保留了一些阻挡层材料309。这些阻挡层材料的互连迹线309保证了阻挡层308的所有剩余未蚀刻部分都是互连的。这保证了为随后电镀铜的目的而使整个层具有导电性。因而，用于蚀刻阻挡层的图案必须(1)与用于蚀刻氧化层(图2)的图案匹配以及(2)必须包括必要的互连迹线309，以确保整个层的导电性。这样做的一种方法是形成一种复合图案，该复合图案由用于蚀刻氧化层304的图案和相邻金属层(即前一金属层面和下一金属层面)的金属掩模图案组成。这种复合图案应适用于大多数情况，因为交替的金属层通常是正交的，以使金属层间的电容最小化。希望有一种在整个硅片连接的防护覆盖层。另一方面，可对用于蚀刻氧化层304的图案添加一些特征，以产生用于蚀刻阻挡层308的掩模，该掩模保证了整个阻挡层剩余部分的导电性。
因而通过在镀敷铜之前除去一些阻挡层材料，使过抛光最少化，因而减少了CMP的处理时间。此外，由于选择性地镀敷铜，所以消耗的铜较少，更重要的是因为镀铜时间缩短而实现了更快的生产量。虽然本发明需要附加的光刻步骤来除去阻挡层308的一部分，但通过更快的铜淀积和更快的CMP抛光节省了时间，且最后得到无凹陷的铜镶嵌结构。
权利要求
1.在具有第一层材料的半导体器件中，一种形成铜结构的方法包括下述步骤在所述第一层材料的第一表面上淀积一阻挡层；除去所述阻挡层的部分，以暴露所述第一表面的部分；在所述阻挡层的剩余部分上淀积一层铜，从而所述铜的大部分形成于所述阻挡层的所述剩余部分上；以及把所述铜层和所述阻挡层的部分平面化到所述第一表面的层面。
2.如权利要求1所述的方法，其特征在于还包括蚀刻通过所述第一表面并进入所述第一层材料的沟槽和通孔；其中淀积阻挡层的所述步骤包括把所述阻挡层淀积在所述沟槽和通孔的壁和底面内；其中除去所述阻挡层的部分的所述步骤包括从所述通孔的底面除去所述阻挡层。
3.如权利要求1所述的方法，其特征在于所述阻挡层包括铜晶种层。
4.如权利要求1所述的方法，其特征在于所述阻挡层的所述剩余部分互相电气接触。
5.如权利要求4所述的方法，其特征在于淀积一层铜的所述步骤是在所述阻挡层的所述剩余部分上电镀铜的步骤。
6.如权利要求1所述的方法，其特征在于所述平面化步骤是CMP抛光步骤。
7.如权利要求6所述的方法，其特征在于所述CMP抛光步骤是使用单种浆料来进行的。
8.在具有导电层的半导体器件中，一种形成铜镶嵌结构的方法包括下述步骤在所述导电层上淀积一氧化层；深腐蚀所述氧化层的部分以暴露所述导电层的部分，包括在所述氧化层上淀积第一光致抗蚀剂层以及用第一构图掩模对所述第一光致抗蚀剂层进行曝光；在所述氧化层的剩余部分上以及在所述导电层的暴露部分上淀积一阻挡层；深腐蚀所述阻挡层的部分以暴露所述氧化层，包括在所述阻挡层上淀积第二光致抗蚀剂层以及用第二构图掩模对所述第二光致抗蚀剂层进行曝光；在所述阻挡层的剩余部分上淀积一铜层；以及除去所述铜层和所述阻挡层的部分直到所述氧化层的层面。
9.如权利要求8所述的方法，其特征在于淀积氧化层的所述步骤包括首先淀积氧化阻挡层，深腐蚀所述氧化层的部分的所述步骤包括深腐蚀所述氧化阻挡层的部分。
10.如权利要求9所述的方法，其特征在于所述氧化阻挡层是一氮化物层。
11.如权利要求8所述的方法，其特征在于除去所述铜层的部分的所述步骤包括对所述铜层进行CMP抛光。
12.如权利要求11所述的方法，其特征在于除去所述铜层和所述阻挡层的部分的所述步骤用单种浆料来进行。
13.如权利要求8所述的方法，其特征在于深腐蚀所述阻挡层的部分的所述步骤包括保持整个所述阻挡层的所述剩余部分的导电性。
14.如权利要求13所述的方法，其特征在于淀积铜层的所述步骤是在所述阻挡层的所述剩余部分上电镀铜的步骤。
15.如权利要求8所述的方法，其特征在于淀积阻挡层的所述步骤包括形成铜晶种层。
16.如权利要求8所述的方法，其特征在于淀积阻挡层的所述步骤包括形成由选自包括Ta、TaN和TaW的组中选出的材料构成的层。
17.如权利要求16所述的方法，其特征在于淀积阻挡层的所述步骤还包括淀积铜晶种层。
全文摘要
铜镶嵌互连的制造包括在诸如衬底或金属层等下面的导电层(102)上淀积一层氧化层(304),然后对它构图和蚀刻。随后具有任选的铜晶种层的阻挡层(308)淀积在经构图的氧化层(304)上。对阻挡层(308)进行构图并蚀刻,以除去一些阻挡层材料。在阻挡层(308)上镀敷铜(318)。进行CMP抛光以使铜层(318)到达阻挡层(308)的层面。继续抛光,以把阻挡层(308)及剩余的铜(318)抛光到氧化层(304)的层面。其结果是无凹陷的铜镶嵌结构。
文档编号H01L21/3205GK1373901SQ00810104
公开日2002年10月9日 申请日期2000年7月11日 优先权日1999年7月12日
发明者S·卡达, J·D·哈斯凯尔, G·A·弗兰济尔, J·D·迈里特 申请人:爱特梅尔股份有限公司
技术领域：
本发明一般与半导体制造工艺有关，特别是与铜镶嵌结构的平面化方法有关。
背景技术：
在当今的高密度半导体器件中，铜被选为互连薄膜的金属。铜与铝和金相比呈现出较低的薄层电阻。然而由于不能用实用的干刻蚀技术，将铜从不想要的区域除去主要通过化学机械平面化(CMP)处理来完成。在典型的CMP操作中，晶片被压在浆料(slurry)的抛光垫上。在受控的压力、速度和温度条件下，使晶片相对于抛光垫运动。悬浮在浆料中的微粒通过机械抛光摩擦晶片表面，浆料中的化学物氧化和蚀刻该表面(一种化学抛光的形式)，以除去该表面上的物质而获得所需的平面化。
参考图9-16，将讨论已有技术的CMP工艺，从而说明如何形成半导体芯片的铜互连和接触衬垫。这种结构的例子如图9的集成电路(IC)器件100所示。示出IC100的一部分具有形成在衬底部分102之上的铜迹线120和140。铜互连通常用于第二金属层和更高层。相应地，为清楚地说明本发明，未示出第一金属层。迹线120的第一端122包括一通孔130，该通孔提供了与下面的衬底中形成的器件有源区的电气接触，或与下面的金属层中形成的迹线形成电气接触。迹线120的另一端在铜衬垫110处终止，例如焊接区或焊接衬垫。
图10是从图9中的视线2-2所见的IC100的侧视图。该视图示出衬底102上形成有一绝缘层206。通孔130提供了从迹线120的第一端122到下层结构202的电气路径。在图2的情况下，结构202看上去是在衬底中形成的器件的有源区。
图11-16的剖面图说明了一般如何形成图9和图10的铜结构，诸如迹线120和衬垫110。从图11开始，具有有源区202的衬底上设有氮化物层402和氧化层404。使用常规的光刻蚀刻技术，除去如阴影所示的氧化层404和氮化物层402的一部分，见图12。在图13中，在氧化物404及氮化物层402的暴露部分上淀积钽或钽化合物构成的阻挡层406。图14示出用常规电镀方法在阻挡层406上镀敷的一层铜408。其次，利用CMP对铜层抛光，以去除阴影线所示部分408’直到下面阻挡层的层面，图15。为了使阻挡层406相对于氧化层404平面化，继续CMP抛光，得到图16所示的最后产品。
所有当前可供使用的CMP浆料对于与铜有关的所有公知阻挡层金属都具有高的选择性，典型范围为10∶1-6∶1。因此，在铜的上层被抛光除去后(图15)，继续对钽基阻挡层406和铜层的抛光造成铜比阻挡层以更高的速率被除去。这种为除去所有阻挡层而进行的过抛光造成铜结构的凹陷结果410。更有甚者，由于较大面积的抛光垫(诸如接触衬垫110)的弯曲，使得凹陷效应更为显著。
减小凹陷效应的普通方法是使用二种不同的浆料系统，第一浆料把铜层抛光到下面的阻挡层，第二浆料用于以同一速率(尽管是一慢得多的速率)对阻挡层和剩余的铜层进行抛光。这钟方法减小了诸如互连等较窄的铜结构的凹陷，但不能消除凹陷。对于大面积的焊接区，可出现大于1000(埃)的凹陷。更重要的是，大多数抛光系统没有可挂在一起的具有两个不同的浆料系统的两个分开的台板(platen)。在确实有双台板和浆料配置的源系统中，依次抛光的要求也减少了生产量。这种系统维护起来既麻烦又昂贵，使用起来费时且在诸如焊接区等大面积结构的情况下仍不足以避免形成凹陷。
需要一种节约成本且无凹陷的铜镶嵌工艺。希望提供一种无凹陷工艺，它不增加处理设备的复杂性。需要一种无凹陷的处理工艺，它不显著地减少产品的生产量。还希望提供一种工艺，它不增加对处理设备的维护要求。
发明内容
根据本发明，一种无凹陷铜镶嵌工艺，包括在集成电路器件的第一表面上淀积一氧化层。随后，按需要对氧化层进行构图和蚀刻，形成将构成互连图案的沟槽及提供与下面的第一表面的导电部分的电气接触的通孔等图案。阻挡层淀积在氧化层上，包括在氧化层内形成的沟槽和通孔。可能必须提供具有铜晶种层的阻挡层，以改善所镀铜的粘附特性。然后，除去部分阻挡层。随后将铜电镀在阻挡层的剩余部分上面。在氧化层的沟槽和通孔中找到大多数剩余的阻挡层材料。结果，电镀工艺将把大部分铜淀积在这些区域中，从而使铜在这些区域中一开始就显得较高。进行CMP抛光使铜平面化，从而除去铜的上部直到阻挡层层面。继续进行抛光，直到把阻挡层平面化到氧化层的层面。
其结果是一高度平面化的铜镶嵌结构，它实际上没有凹陷结果，即使是在诸如焊接区等大面积结构上。由于在电镀铜之前从氧化层的大部分表面除去了阻挡层，所以只需稍稍进行过抛光除去氧化物上的阻挡层材料。
附图概述图1-8是在根据本发明的处理期间的集成电路的立体图。
图9是典型的现有技术的集成电路器件的透视图。
图10是从图9沿视线2-2所见的剖面图。
图11-16示出典型的现有技术的铜结构制造工艺。
本发明的较佳实施方式根据本发明形成的铜镶嵌互连从以上结合图1所述的传统处理步骤开始。为了提供对本发明较佳模式的更完整描述，将结合图1-8的立体图的内容给出更详细的解释。为了更好地理解本发明，沿图9中跨迹线120和140的视线3-3得到立体图。
图1示出衬底部分102，典型的是硅晶片的上部，可理解为其中采用公知的制造方法形成有多个器件(通常为晶体管)。作为制造铜镶嵌金属互连层的初始步骤，在衬底表面上淀积通常为250-500厚的氮化硅层302。该氮化物层用于阻挡随后的氧化层304的氧化蚀刻到达下面衬底的硅表面。通常，氧化层为5000厚。在淀积氧化层前的工艺中除去氮化物层302的一部分303，以提供一通孔。
接着，如图2所示，应用传统的光刻技术，以对氧化层304进行构图，从而产生至下面的衬底102的通孔并限定将包括互连的迹线。这涉及淀积一层光致抗蚀剂306，并通过一图案暴露，以及在冲洗步骤中除去暴露的抗蚀剂306x。
在图3中，暴露的氧化层在氧化蚀刻期间除去并在氮化物层302处停止，继而暴露氮化物层的一部分305’。如图9所示，通过除去氧化层产生的沟槽将最终成为迹线120和140的衬垫以及通孔130。在氮化物层被除去之处，因为氧化物和衬底材料已被除去，所以沟槽307延伸入衬底部分102。
如图4所示，随后在氧化层304的剩余部分上面、在氮化物层302的暴露部分上以及在衬底的暴露部分307中淀积阻挡层308构成的覆盖涂层。阻挡层308通常是钽化合物，诸如TaN或TaW等。此外，阻挡层308可包括一铜晶种层。是否设置晶种层取决于随后在阻挡层上镀敷的铜的均匀性和粘附特性。如果所镀铜的粘附性差，则可能需要大约50～100的薄晶种层。可通过公知的物理汽相沉积(PVD)法淀积晶种层。
接着进行第二光刻步骤，这次是对阻挡层308进行。类似于图2所示蚀刻步骤的方式，在阻挡层上淀积一光致抗蚀剂。随后通过掩模曝光和除去光致抗蚀剂，以暴露阻挡层的一部分。随后通过公知的等离子体各向异性蚀刻处理除去阻挡层的暴露部分。当阻挡层308为钽和铜的合成物时，各向异性蚀刻会由于蚀刻大块铜薄膜时的副产品的低蒸汽压而造成问题。然而，由于阻挡层的铜部分仅是薄的铜晶种层，它可以简单地通过等离子体气氛中惰性气体的物理冲击而除去。在除去阻挡层的暴露部分后，除去剩余的光致抗蚀剂。结果如图5所示，其中可见阻挡层308的许多部分已被除去，以暴露氧化层304的部分表面304’。
接着，如图6所示，把铜层318选择性地淀积在阻挡层的剩余部分上。这可用公知的电镀处理方法来完成。最后，进行CMP抛光步骤，以除去铜层318直到阻挡层308的层面，如图7所示。氧化层上仅剩下一小条阻挡层308、309。因而，继续抛光将很容易除去这些小条，并把铜部分318平面化到氧化层的层面。图8所示的最终产品呈现出平面化的铜结构，且更重要的是无凹陷结果。
请注意本发明的二个关键方面。首先，从氧化层的上表面除去基本上所有的阻挡层308。这可用除去阻挡层材料后所暴露的相当大面积的氧化表面304’来说明。在图7中示出这样做的好处，其中对铜层318的CMP抛光最终到达阻挡层308的层面。要抛光的阻挡层材料少得多，从而随后将以大致相同的速率把铜和阻挡层材料抛光到氧化物的层面。不需要现有技术情况下的过抛光。例如，考虑图15，其中除去的铜408’暴露了大面积的阻挡层406，记住铜结构占据了相对较小的面积。与铜材料相比，由于面积大，所以有相对更多的阻挡层材料需要相对更多的抛光。从而在阻挡层材料406’被充分除去时，铜中将出现如图16所示的凹陷406。
本以明的第二关键方面是，并非从氧化层的上表面除去所有的阻挡层材料。再参考图5，保留了一些阻挡层材料309。这些阻挡层材料的互连迹线309保证了阻挡层308的所有剩余未蚀刻部分都是互连的。这保证了为随后电镀铜的目的而使整个层具有导电性。因而，用于蚀刻阻挡层的图案必须(1)与用于蚀刻氧化层(图2)的图案匹配以及(2)必须包括必要的互连迹线309，以确保整个层的导电性。这样做的一种方法是形成一种复合图案，该复合图案由用于蚀刻氧化层304的图案和相邻金属层(即前一金属层面和下一金属层面)的金属掩模图案组成。这种复合图案应适用于大多数情况，因为交替的金属层通常是正交的，以使金属层间的电容最小化。希望有一种在整个硅片连接的防护覆盖层。另一方面，可对用于蚀刻氧化层304的图案添加一些特征，以产生用于蚀刻阻挡层308的掩模，该掩模保证了整个阻挡层剩余部分的导电性。
因而通过在镀敷铜之前除去一些阻挡层材料，使过抛光最少化，因而减少了CMP的处理时间。此外，由于选择性地镀敷铜，所以消耗的铜较少，更重要的是因为镀铜时间缩短而实现了更快的生产量。虽然本发明需要附加的光刻步骤来除去阻挡层308的一部分，但通过更快的铜淀积和更快的CMP抛光节省了时间，且最后得到无凹陷的铜镶嵌结构。
权利要求
1.在具有第一层材料的半导体器件中，一种形成铜结构的方法包括下述步骤在所述第一层材料的第一表面上淀积一阻挡层；除去所述阻挡层的部分，以暴露所述第一表面的部分；在所述阻挡层的剩余部分上淀积一层铜，从而所述铜的大部分形成于所述阻挡层的所述剩余部分上；以及把所述铜层和所述阻挡层的部分平面化到所述第一表面的层面。
2.如权利要求1所述的方法，其特征在于还包括蚀刻通过所述第一表面并进入所述第一层材料的沟槽和通孔；其中淀积阻挡层的所述步骤包括把所述阻挡层淀积在所述沟槽和通孔的壁和底面内；其中除去所述阻挡层的部分的所述步骤包括从所述通孔的底面除去所述阻挡层。
3.如权利要求1所述的方法，其特征在于所述阻挡层包括铜晶种层。
4.如权利要求1所述的方法，其特征在于所述阻挡层的所述剩余部分互相电气接触。
5.如权利要求4所述的方法，其特征在于淀积一层铜的所述步骤是在所述阻挡层的所述剩余部分上电镀铜的步骤。
6.如权利要求1所述的方法，其特征在于所述平面化步骤是CMP抛光步骤。
7.如权利要求6所述的方法，其特征在于所述CMP抛光步骤是使用单种浆料来进行的。
8.在具有导电层的半导体器件中，一种形成铜镶嵌结构的方法包括下述步骤在所述导电层上淀积一氧化层；深腐蚀所述氧化层的部分以暴露所述导电层的部分，包括在所述氧化层上淀积第一光致抗蚀剂层以及用第一构图掩模对所述第一光致抗蚀剂层进行曝光；在所述氧化层的剩余部分上以及在所述导电层的暴露部分上淀积一阻挡层；深腐蚀所述阻挡层的部分以暴露所述氧化层，包括在所述阻挡层上淀积第二光致抗蚀剂层以及用第二构图掩模对所述第二光致抗蚀剂层进行曝光；在所述阻挡层的剩余部分上淀积一铜层；以及除去所述铜层和所述阻挡层的部分直到所述氧化层的层面。
9.如权利要求8所述的方法，其特征在于淀积氧化层的所述步骤包括首先淀积氧化阻挡层，深腐蚀所述氧化层的部分的所述步骤包括深腐蚀所述氧化阻挡层的部分。
10.如权利要求9所述的方法，其特征在于所述氧化阻挡层是一氮化物层。
11.如权利要求8所述的方法，其特征在于除去所述铜层的部分的所述步骤包括对所述铜层进行CMP抛光。
12.如权利要求11所述的方法，其特征在于除去所述铜层和所述阻挡层的部分的所述步骤用单种浆料来进行。
13.如权利要求8所述的方法，其特征在于深腐蚀所述阻挡层的部分的所述步骤包括保持整个所述阻挡层的所述剩余部分的导电性。
14.如权利要求13所述的方法，其特征在于淀积铜层的所述步骤是在所述阻挡层的所述剩余部分上电镀铜的步骤。
15.如权利要求8所述的方法，其特征在于淀积阻挡层的所述步骤包括形成铜晶种层。
16.如权利要求8所述的方法，其特征在于淀积阻挡层的所述步骤包括形成由选自包括Ta、TaN和TaW的组中选出的材料构成的层。
17.如权利要求16所述的方法，其特征在于淀积阻挡层的所述步骤还包括淀积铜晶种层。
全文摘要
铜镶嵌互连的制造包括在诸如衬底或金属层等下面的导电层(102)上淀积一层氧化层(304),然后对它构图和蚀刻。随后具有任选的铜晶种层的阻挡层(308)淀积在经构图的氧化层(304)上。对阻挡层(308)进行构图并蚀刻,以除去一些阻挡层材料。在阻挡层(308)上镀敷铜(318)。进行CMP抛光以使铜层(318)到达阻挡层(308)的层面。继续抛光,以把阻挡层(308)及剩余的铜(318)抛光到氧化层(304)的层面。其结果是无凹陷的铜镶嵌结构。
文档编号H01L21/3205GK1373901SQ00810104
公开日2002年10月9日 申请日期2000年7月11日 优先权日1999年7月12日
发明者S·卡达, J·D·哈斯凯尔, G·A·弗兰济尔, J·D·迈里特 申请人:爱特梅尔股份有限公司
最新回复(0)