闪存的制造方法
专利名称：闪存的制造方法
技术领域：
本发明涉及一种半导体工艺，且特别是有关于一种闪存的制造方法。
背景技术：
闪存元件由于具有可多次进行数据的存入、读取、抹除等动作，且存入的数据在断电后也不会消失的优点，所以已成为个人计算机和电子设备所广泛采用的一种非挥发性内存元件。
典型的闪存元件是以掺杂的多晶硅制作浮置栅极(Floating Gate)与控制栅极(Control Gate)。而且，浮置栅极与控制栅极之间以介电层相隔，而浮置栅极与基底间以隧道氧化层(Tunnel Oxide)相隔。当对闪存进行写入/抹除(Write/Erase)数据的操作时，借由于控制栅极与源极/漏极区施加偏压，以使电子注入浮置栅极或使电子从浮置栅极拉出。而在读取闪存中的数据时，是于控制栅极上施加一工作电压，此时浮置栅极的带电状态会影响其下信道(Channel)的开/关，而此信道的开/关即为判读数据值「0」或「1」的依据。
当闪存在进行数据的抹除时，是将基底、漏(源)极区或控制栅极的相对电位提高，并利用隧道效应使电子由浮置栅极穿过隧道氧化层(Tunneling Oxide)而排至基底或漏(源)极中(即Substrate Erase或Drain(Source)Side Erase)，或是穿过介电层而排至控制栅极中。然而，在抹除闪存中的数据时，由于从浮置栅极排出的电子数量不易控制，故易使浮置栅极排出过多电子而带有正电荷，谓之过度抹除(Over-Erase)。当此过度抹除现象太过严重时，甚至会使浮置栅极下方的信道在控制栅极未加工作电压时即持续呈导通状态，并导致数据的误判。因此，为了解决元件过度抹除的问题，目前业界提出一种具有三层次栅极高密度的闪存。
请参照图1A至图1C所绘示为现有一种闪存的制造流程剖面图。首先请参照图1A，提供一基底100并于基底100上形成一层绝缘层(未图标)与一层导体层(未图标)后，图案化导体层与绝缘层以形成介电层102与选择栅极104。然后，于基底100表面上形成隧道氧化层106并在选择栅极104上形成栅间介电层108。
请参照图1B，于基底100上形成材质为掺杂多晶硅的导体层110，然后图案化导体层110使其呈条状分布，且导体层110的一部分位于选择栅极104上方。接着，于导体层110上形成另一层栅间介电层112后，于栅间介电层112上形成另一层材质为掺杂多晶硅的导体层114。
请参照图1C，之后，图案化导体层114、栅间介电层112、导体层110与隧道氧化层106以形成控制栅极114a、栅间介电层112a、浮置栅极110a与隧道氧化层106a。其中，选择栅极108、浮置栅极110a、控制栅极114a构成闪存的栅极结构。然后，于栅极结构两侧的基底100中形成源极区116与漏极区118。
在上述的闪存的制造方法中，在形成控制栅极114a的步骤中，由于浮置栅极110a对于选择栅极108有掩膜对准的问题，因此造成浮置栅极110a下方的信道区120a、120b无法正确的定义。亦即，在图案化浮置栅极110a时若产生误对准的状况，则信道区120a与信道区120b的长度就会不相等，于是在操作此闪存时，因为共享源极区的两存储胞的信道区长度不一致，所以就会造成存储胞程序化不对称的问题，导致存储胞操作速度变慢。
发明内容
有鉴于此，本发明的一目的为提供一种闪存的制造方法，利用自行对准的制程形成浮置栅极，可以避免两存储胞的信道区长度不一致的问题，而可以防止存储胞程序化不对称的问题，并提高存储胞效能。
本发明的另一目的为提供一种闪存的制造方法，利用自行对准的制程形成「L」字形的浮置栅极，不但可以避免两存储胞的信道区长度不一致的问题，还可以增加浮置栅极与控制栅极之间所夹的面积，而提高栅极耦合率，并提升元件效能。
本发明提出一种闪存的制造方法，此方法包括下列步骤提供已形成有第一栅极结构与第二栅极结构的基底，且第一栅极结构与第二栅极结构各自是由一介电层、第一导体层与顶盖层所构成。接着，于基底上形成隧道氧化层，并于第一导体层的侧壁形成第一间隙壁后，于第一栅极结构与第二栅极结构预定形成源极区的一侧的侧壁上形成第二导体层。然后，于基底中形成源极区，并于第二导体层上形成栅间介电层，并于源极区的基底表面形成绝缘层。之后，于第一栅极结构与第二栅极结构之间形成第三导体层，并于基底中形成漏极区。
其中，第一导体层作为闪存的选择栅极；第二导体层作为闪存的浮置栅极；第三导体层作为闪存的控制栅极；栅间介电层的材质为氧化硅/氮化硅/氧化硅。
本发明在形成第二导体层时，依序于基底上形成导体材料层与覆盖预定形成源极区的区域的图案化光阻层。接着，移除未被图案化光阻层覆盖的导体材料层。之后，移除图案化光阻层，并进行非等向性蚀刻制程移除导体材料层，以形成第二导体层。由于本发明采用自对准的方式形成浮置栅极(第二导体层)，而可以使得相邻存储胞的信道区具有相同的长度，于是在操作此闪存时，因为共享源极区的两存储胞的信道区长度相同，所以可以避免存储胞程序化不对称的问题，而可以提升内存的可靠度。
本发明另外提出一种闪存的制造方法，此方法先提供已形成有第一栅极结构与第二栅极结构的基底，且第一栅极结构与第二栅极结构各自是由介电层、第一导体层与顶盖层所构成。接着，于基底上形成隧道氧化层，并于第一导体层的侧壁形成第一间隙壁后，依序于基底上形成第一导体材料层与材料层，并于材料层上形成第一图案化光阻层，且第一图案化光阻层覆盖预定形成源极区的区域。然后，移除未被第一图案化光阻层覆盖的材料层与第一导体材料层后，移除第一图案化光阻层。接着，进行非等向性蚀刻制程移除部分材料层与第一导体材料层，以形成第二间隙壁与第二导体层后，移除第二间隙壁。接着，于基底中形成源极区后，于第二导体层上形成栅间介电层并于源极区的基底表面形成绝缘层。然后，于第一栅极结构与第二栅极结构之间形成第三导体层，并于基底中形成漏极区。
其中，第一导体层作为闪存的选择栅极；第二导体层作为闪存的浮置栅极；第三导体层作为闪存的控制栅极；栅间介电层的材质为氧化硅/氮化硅/氧化硅。
本发明在形成第二导体层时，依序于基底上形成导体材料层、材料层与覆盖预定形成源极区的区域的图案化光阻层。接着，移除未被图案化光阻层覆盖的材料层与导体材料层。之后，移除图案化光阻层，并进行非等向性蚀刻制程移除部分材料层与导体材料层，以形成第二间隙壁与第二导体层。然后移除第二间隙壁后，使得第二导体层呈「L」字形。由于本发明是采用自对准的方式形成浮置栅极(第二导体层)，而可以使得相邻存储胞的信道区具有相同的长度，于是在操作此闪存时，因为共享源极区的两存储胞的信道区长度相同，所以可以避免存储胞程序化不对称的问题，而可以提升内存的可靠度。而且，浮置栅极(第二导体层)系形成「L」字形，可以增加浮置栅极(第二导体层)与控制栅极(第三导体层)之间所夹的面积，而提高栅极耦合率，并提升元件效能。
为让本发明的上述和其它目的、特征、和优点能更明显易懂，下文特举一较佳实施例，并配合附图，作详细说明如下图1A至图1C为绘示一种现有闪存的制造流程剖面结构图；图2A至图2F为绘示本发明较佳实施例的闪存的制造剖面流程图；图3A至图3D为绘示本发明另一较佳实施例的闪存的制造剖面流程图。
图中符号说明100、200、300基底102、206、306介电层104选择栅极106、312隧道氧化层108、112、112a、226、326栅间介电层110、114、208、208a、216、216a、230、308、316、316a、330导体层114a控制栅极110a浮置栅极
116、224、324源极区118、240、338漏极区120a、120b信道区202、302深N型井区204、304P型井区210、210a、310顶盖层214、236、238、314、317a、334间隙壁218、220、232、318、320图案化光阻层222、322掺质注入制程228、328绝缘层234、332淡掺杂区240、336浓掺杂区317材料层具体实施方式
图2A至图2F所绘示为本发明较佳实施例的一种分离栅极闪存的制造剖面流程图。
首先，请参照图2A，提供一基底200，基底200例如是P型硅基底，在此基底200中已形成有深N型井区202与位于深N井区202上的P型井区204。接着，在基底200上依序形成一层介电层206、一层导体层208与一层顶盖层210。介电层206的形成方法例如是热氧化法，其厚度例如是90埃至100埃左右。导体层208的材质例如是掺杂的多晶硅，此导体层208的形成方法例如是利用化学气相沉积法形成一层未掺杂多晶硅层后，进行离子注入步骤以形成。顶盖层210的材质例如是氮化硅，且其厚度例如是1000埃至2000埃左右，顶盖层210的形成方法例如是低压化学气相沉积法。当然，顶盖层210的材质也可以是以四-乙基-邻-硅酸酯(Tetra Ethyl Ortho Silicate，TEOS)/臭氧(O3)为反应气体源利用化学气相沉积法所形成的氧化硅等。
接着，请参照图2B，图案化顶盖层210、导体层208与介电层206以形成顶盖层210a、导体层208a与介电层206a。其中，顶盖层210a、导体层208a与介电层206a构成栅极结构，且导体层208a是作为闪存的选择栅极。然后于基底200上形成一层隧道氧化层212并于导体层208a的侧壁形成间隙壁214，隧道氧化层212与间隙壁214的形成方法例如是热氧化法。
接着，请参照图2C，于基底200上形成另一层导体层216，此导体层216的材质例如是掺杂的多晶硅，此导体层216的形成方法例如是利用化学气相沉积法形成一层未掺杂多晶硅层后，进行离子注入步骤以形成。然后，于导体层216上形成一层图案化光阻层218，此图案化光阻层218覆盖预定形成源极区的区域。然后，移除未被图案化光阻层218覆盖的导体层216。移除部分导体层216的方法包括湿式蚀刻法或干式蚀刻法。
接着，请参照图2D，移除图案化光阻层218后，进行一非等向性蚀刻步骤，而于顶盖层210a、导体层208a的一侧的侧壁上形成导体层216a(间隙壁)。导体层216a即作为闪存的浮置栅极。然后于基底200上形成另一层图案化光阻层220，此图案化光阻层220暴露预定形成源极的区域。接着，以图案化光阻层220为掩膜，进行掺质注入制程222，已于相邻两导体层216a之间注入掺质而形成源极区224。注入的掺质包括N型掺质，其例如是磷离子或砷离子。
接着，请参照图2E，移除图案化光阻层220后，于导体层216a上形成栅间介电层226，并于源极区224的表面形成绝缘层228。栅间介电层226的材质例如是氧化硅/氮化硅/氧化硅层，其厚度例如是70埃/70埃/60埃左右。栅间介电层226形成方法例如是先以热氧化法形成一层氧化硅后，再利用化学气相沉积法依序形成氮化硅层与另一层氧化硅层。绝缘层228的材质例如是氧化硅，绝缘层228形成方法例如是热氧化法。其中，绝缘层228与栅间介电层226是在同一个步骤中形成的。然后，于基底200上形成另一层导体层230，此导体层230的材质例如是掺杂的多晶硅，此导体层230的形成方法例如是利用化学气相沉积法形成一层未掺杂多晶硅层后，进行离子注入步骤以形成。然后，于导体层230上形成一层图案化光阻层232，此图案化光阻层232系成条状分布，用以定义出闪存的控制栅极。然后，移除未被图案化光阻层232覆盖的导体层230。移除部分导体层230的方法包括湿式蚀刻法或干式蚀刻法。经图案化的导体层230即作为闪存的控制栅极。
接着，请参照图2F，移除图案化光阻层232后，进行一离子注入步骤，而于导体层208a一侧的基底200形成淡掺杂区234。然后，于导体层230的侧壁形成间隙壁236并于顶盖层210a、导体层208a与介电层206a的侧壁形成间隙壁238。间隙壁236与间隙壁238的形成方法例如是先于基底200上形成一层绝缘层(未图标)后，利用非等向性蚀刻法移除部分绝缘层以形成。之后，进行另一离子注入步骤，而于间隙壁238一侧的基底200形成浓掺杂区240。其中，淡掺杂区234与浓掺杂区240构成闪存的漏极区242。后续完成闪存的制程为本领域技术人员所周知，在此不再赘述。
在上述实施例中，本发明是采用自对准的方式形成浮置栅极(导体层216a)，而可以使得相邻存储胞的信道区具有相同的长度，于是在操作此闪存时，因为共享源极区的两存储胞的信道区长度相同，所以可以避免存储胞程序化不对称的问题，而可以提升内存的可靠度。
图3A至图3D所绘示为本发明较佳实施例的一种分离栅极闪存的制造剖面流程图。
首先，请参照图3A，提供一基底300，基底300例如是P型硅基底，在此基底300中已形成有深N型井区302与位于深N井区302上的P型井区304。然后，根据图2A至图2B的制程，依序于此基底300上形成介电层306、导体层308、顶盖层310、隧道氧化层312与间隙壁314。其中，顶盖层310、导体层308与介电层306构成栅极结构，且导体层308系作为闪存的选择栅极。接着，于基底300上形成另一层导体层316，此导体层216的材质例如是掺杂的多晶硅，此导体层316的形成方法例如是利用化学气相沉积法形成一层未掺杂多晶硅层后，进行离子注入步骤以形成。然后，于导体层316上形成一层材料层317，此材料层317的材质例如是氮化硅。此材料层317的形成方法例如是化学气相沉积法。当然此材料层317的材质并不限于氮化硅，其也可以例如是与导体层316、顶盖层310具有不同蚀刻选择性者。然后，于材料层317上形成一层图案化光阻层318，此图案化光阻层318覆盖预定形成源极区的区域。然后，移除未被图案化光阻层318覆盖的导体层316与材料层317。移除部分导体层316与材料层317的方法包括湿式蚀刻法或干式蚀刻法。
接着，请参照图3B，移除图案化光阻层318后，进行一非等向性蚀刻步骤，而于顶盖层310、导体层308的一侧的侧壁上形成导体层316a(间隙壁)与间隙壁317a。其中，导体层316a例如是成「L」字形，且导体层316a即作为闪存的浮置栅极。然后于基底300上形成另一层图案化光阻层320，此图案化光阻层320暴露预定形成源极的区域。接着，以图案化光阻层320为掩膜掩膜，进行离子注入制程322，已于相邻两导体层316a之间注入掺质而形成源极区324。注入的掺质包括N型掺质，其例如是磷离子或砷离子。
接着，请参照图3C，移除图案化光阻层320后，移除间隙壁317a。间隙壁317a的移除方法例如是湿式蚀刻法。接着，于导体层316a上形成栅间介电层326，并于源极区324的表面形成绝缘层328。栅间介电层326的材质例如是氧化硅/氮化硅/氧化硅层，其厚度例如是70埃/70埃/60埃左右。栅间介电层326形成方法例如是先以热氧化法形成一层氧化硅后，再利用化学气相沉积法依序形成氮化硅层与另一层氧化硅层。绝缘层328的材质例如是氧化硅，绝缘层328形成方法例如是热氧化法。其中，绝缘层328与栅间介电层326是在同一个步骤中形成的。
然后，于基底300上形成另一层导体层330，此导体层330填满两导体层316a之间的间隙。导体层330的材质例如是掺杂的多晶硅，此导体层330的形成步骤例如是先利用化学气相沉积法于基底300上形成一层掺杂多晶硅层后，利用化学机械研磨法或回蚀刻法移除部分掺杂多晶硅层，直到至少暴露出顶盖层310的表面。然后，于基底300上形成的一层图案化光阻层(未图标)，此图案化光阻层系成条状分布，用以定义出闪存的控制栅极。移除未被图案化光阻层覆盖的掺杂多晶硅层后，移除图案化光阻层即可形成导体层330。导体层330即作为闪存的控制栅极。
接着，请参照图3D，进行一离子注入步骤，而于导体层308一侧(预定漏极的那一侧)的基底300形成淡掺杂区332。然后，于顶盖层310、导体层308与介电层306的侧壁形成间隙壁334。间隙壁334的形成方法例如是先于基底300上形成一层绝缘层(未图标)后，利用非等向性蚀刻法移除部分绝缘层以形成。之后，进行另一离子注入步骤，而于间隙壁334一侧(预定漏极的那一侧)的基底300形成浓掺杂区336。其中，淡掺杂区334与浓掺杂区336构成闪存的漏极区338。后续完成闪存的制程为本领域技术人员所周知，在此不再赘述。
在上述实施例中，本发明是采用自对准的方式形成浮置栅极(导体层316a)，而可以使得相邻存储胞的信道区具有相同的长度，于是在操作此闪存时，因为共享源极区的两存储胞的信道区长度相同，所以可以避免存储胞程序化不对称的问题，而可以提升内存的可靠度。
而且，浮置栅极(导体层316a)系形成「L」字形，可以增加浮置栅极(导体层316a)与控制栅极(导体层330)之间所夹的面积，而提高栅极耦合率，并提升元件效能。
虽然本发明已以一较佳实施例揭露如上，然其并非用以限定本发明，任何本领域技术人员，在不脱离本发明的精神和范围内，当可作各种的更动与润饰，因此本发明的保护范围当视权利要求书所界定者为准。
权利要求
1.一种闪存的制造方法，该方法包括下列步骤提供一基底，该基底上已形成有一第一栅极结构与一第二栅极结构，该第一栅极结构与该第二栅极结构各自是由一介电层、一第一导体层与一顶盖层所构成；于该基底上形成一隧道氧化层，并于该第一导体层的侧壁形成一第一间隙壁；于该第一栅极结构与该第二栅极结构预定形成一源极区的一侧的侧壁上形成一第二导体层；于该基底中形成该源极区；于该第二导体层上形成一栅间介电层，并于该源极区的该基底表面形成一绝缘层；于该第一栅极结构与该第二栅极结构之间形成一第三导体层；以及于该基底中形成该漏极区。
2.如权利要求1所述的闪存的制造方法，其中该第一导体层系作为一选择栅极。
3.如权利要求1所述的闪存的制造方法，其中该第二导体层系作为一浮置栅极。
4.如权利要求1所述的闪存的制造方法，其中该第三导体层系作为一控制栅极。
5.如权利要求1所述的闪存的制造方法，其中该栅间介电层的材质包括氧化硅/氮化硅/氧化硅。
6.如权利要求1所述的闪存的制造方法，其中于该第一栅极结构与该第二栅极结构预定形成该源极区的一侧的侧壁上形成该第二导体层的步骤包括于该基底上形成一第一导体材料层；于该第一导体材料层上形成一第一图案化光阻层，该第一图案化光阻层覆盖预定形成该源极区的区域；移除未被该第一图案化光阻层覆盖的该第一导体材料层；移除该第一图案化光阻层；以及进行非等向性蚀刻制程移除该第一导体材料层，以形成该第二导体层。
7.如权利要求1所述的闪存的制造方法，其中于该第一栅极结构与该第二栅极结构之间形成该第三导体层的步骤包括于该基底上形成一第二导体材料层；于该第二导体材料层上形成一第二图案化光阻层，该第二图案化光阻层覆盖预定形成该源极区的区域；移除未被该第二图案化光阻层覆盖的该第二导体材料层；以及移除该第二图案化光阻层。
8.如权利要求7所述的闪存的制造方法，其中于该第一栅极结构与该第二栅极结构之间形成该第三导体层的步骤之后更包括于该第三导体层的侧壁形成一第二间隙壁。
9.如权利要求1所述的闪存的制造方法，其中于该第一栅极结构与该第二栅极结构之间形成该第三导体层的步骤包括于该基底上形成一第三导体材料层；移除部分该第三导体材料层，直到暴露该顶盖层；于该基底上形成一第三图案化光阻层，该第三图案化光阻层覆盖预定形成该源极区的区域；移除未被该第三图案化光阻层覆盖的该第三导体材料层；以及移除该第三图案化光阻层。
10.如权利要求1所述的闪存的制造方法，其中于该基底中形成该漏极区的步骤包括于该基底中形成一淡掺杂区；于该第一栅极结构与该第二栅极结构预定形成该漏极区的一侧的侧壁上形成一第三间隙壁；以及于该基底中形成一浓掺杂区。
11.一种闪存的制造方法，该方法包括下列步骤提供一基底，该基底上已形成有一第一栅极结构与一第二栅极结构，该第一栅极结构与该第二栅极结构各自是由一介电层、一第一导体层与一顶盖层所构成；于该基底上形成一隧道氧化层，并于该第一导体层的侧壁形成一第一间隙壁；于该基底上形成一第一导体材料层；于该第一导体材料层上形成一材料层；于该材料层上形成一第一图案化光阻层，该第一图案化光阻层覆盖预定形成一源极区的区域；移除未被该第一图案化光阻层覆盖的该材料层与该第一导体材料层；移除该第一图案化光阻层；进行非等向性蚀刻制程移除部分该材料层与该第一导体材料层，以形成一第二间隙壁与一第二导体层；移除部分该第二间隙壁；于该第一栅极结构与该第二栅极结构预定形成该源极区的该基底中形成该源极区；于该第二导体层上形成一栅间介电层，并于该源极区的该基底表面形成一绝缘层；于该第一栅极结构与该第二栅极结构之间形成一第三导体层；以及于该第一栅极结构与该第二栅极结构预定形成一漏极区的一侧的该基底中形成该漏极区。
12.如权利要求11所述的闪存的制造方法，其中该第一导体层系作为一选择栅极。
13.如权利要求11所述的闪存的制造方法，其中该第二导体层系作为一浮置栅极。
14.如权利要求11所述的闪存的制造方法，其中该第三导体层系作为一控制栅极。
15.如权利要求11所述的闪存的制造方法，其中该栅间介电层的材质包括氧化硅/氮化硅/氧化硅。
16.如权利要求11所述的闪存的制造方法，其中于该第一栅极结构与该第二栅极结构之间形成该第三导体层的步骤包括于该基底上形成一第二导体材料层；于该第二导体材料层上形成一第二图案化光阻层，该第二图案化光阻层覆盖预定形成该源极区的区域；移除未被该第二图案化光阻层覆盖的该第二导体材料层；以及移除该第二图案化光阻层。
17.如权利要求16所述的闪存的制造方法，其中于该第一栅极结构与该第二栅极结构之间形成该第三导体层的步骤之后更包括于该第三导体层的侧壁形成一第三间隙壁。
18.如权利要求11所述的闪存的制造方法，其中于该第一栅极结构与该第二栅极结构之间形成该第三导体层的步骤包括于该基底上形成一第三导体材料层；移除部分该第三导体材料层，直到暴露该顶盖层；于该基底上形成一第三图案化光阻层，该第三图案化光阻层覆盖预定形成该源极区的区域；移除未被该第三图案化光阻层覆盖的该第三导体材料层；以及移除该第三图案化光阻层。
19.如权利要求11所述的闪存的制造方法，其中于该基底中形成该漏极区的步骤包括于该基底中形成一淡掺杂区；于该第一栅极结构与该第二栅极结构预定形成该漏极区的一侧的侧壁上形成一第四间隙壁；以及于该基底中形成一浓掺杂区。
20.如权利要求11所述的闪存的制造方法，其中于该材料层的材质与该顶盖层、该第二导体层的材质具有不同蚀刻选择性。
全文摘要
一种闪存的制造方法，此方法是先提供已形成有第一栅极结构与第二栅极结构的基底，且第一栅极结构与第二栅极结构各自是由一介电层、一第一导体层与一顶盖层所构成。接着，于基底上形成隧道氧化层，并于第一导体层的侧壁形成第一间隙壁后，于第一栅极结构与第二栅极结构预定形成源极区的一侧的侧壁上形成第二导体层，并于基底中形成源极区。然后，于第二导体层上形成栅间介电层，并于源极区的基底表面形成绝缘层。于第一栅极结构与第二栅极结构之间形成第三导体层后，于基底中形成漏极区。
文档编号H01L21/8246GK1516267SQ0310006
公开日2004年7月28日 申请日期2003年1月8日 优先权日2003年1月8日
发明者洪至伟, 许正源, 宋达 申请人:力晶半导体股份有限公司
技术领域：
本发明涉及一种半导体工艺，且特别是有关于一种闪存的制造方法。
背景技术：
闪存元件由于具有可多次进行数据的存入、读取、抹除等动作，且存入的数据在断电后也不会消失的优点，所以已成为个人计算机和电子设备所广泛采用的一种非挥发性内存元件。
典型的闪存元件是以掺杂的多晶硅制作浮置栅极(Floating Gate)与控制栅极(Control Gate)。而且，浮置栅极与控制栅极之间以介电层相隔，而浮置栅极与基底间以隧道氧化层(Tunnel Oxide)相隔。当对闪存进行写入/抹除(Write/Erase)数据的操作时，借由于控制栅极与源极/漏极区施加偏压，以使电子注入浮置栅极或使电子从浮置栅极拉出。而在读取闪存中的数据时，是于控制栅极上施加一工作电压，此时浮置栅极的带电状态会影响其下信道(Channel)的开/关，而此信道的开/关即为判读数据值「0」或「1」的依据。
当闪存在进行数据的抹除时，是将基底、漏(源)极区或控制栅极的相对电位提高，并利用隧道效应使电子由浮置栅极穿过隧道氧化层(Tunneling Oxide)而排至基底或漏(源)极中(即Substrate Erase或Drain(Source)Side Erase)，或是穿过介电层而排至控制栅极中。然而，在抹除闪存中的数据时，由于从浮置栅极排出的电子数量不易控制，故易使浮置栅极排出过多电子而带有正电荷，谓之过度抹除(Over-Erase)。当此过度抹除现象太过严重时，甚至会使浮置栅极下方的信道在控制栅极未加工作电压时即持续呈导通状态，并导致数据的误判。因此，为了解决元件过度抹除的问题，目前业界提出一种具有三层次栅极高密度的闪存。
请参照图1A至图1C所绘示为现有一种闪存的制造流程剖面图。首先请参照图1A，提供一基底100并于基底100上形成一层绝缘层(未图标)与一层导体层(未图标)后，图案化导体层与绝缘层以形成介电层102与选择栅极104。然后，于基底100表面上形成隧道氧化层106并在选择栅极104上形成栅间介电层108。
请参照图1B，于基底100上形成材质为掺杂多晶硅的导体层110，然后图案化导体层110使其呈条状分布，且导体层110的一部分位于选择栅极104上方。接着，于导体层110上形成另一层栅间介电层112后，于栅间介电层112上形成另一层材质为掺杂多晶硅的导体层114。
请参照图1C，之后，图案化导体层114、栅间介电层112、导体层110与隧道氧化层106以形成控制栅极114a、栅间介电层112a、浮置栅极110a与隧道氧化层106a。其中，选择栅极108、浮置栅极110a、控制栅极114a构成闪存的栅极结构。然后，于栅极结构两侧的基底100中形成源极区116与漏极区118。
在上述的闪存的制造方法中，在形成控制栅极114a的步骤中，由于浮置栅极110a对于选择栅极108有掩膜对准的问题，因此造成浮置栅极110a下方的信道区120a、120b无法正确的定义。亦即，在图案化浮置栅极110a时若产生误对准的状况，则信道区120a与信道区120b的长度就会不相等，于是在操作此闪存时，因为共享源极区的两存储胞的信道区长度不一致，所以就会造成存储胞程序化不对称的问题，导致存储胞操作速度变慢。
发明内容
有鉴于此，本发明的一目的为提供一种闪存的制造方法，利用自行对准的制程形成浮置栅极，可以避免两存储胞的信道区长度不一致的问题，而可以防止存储胞程序化不对称的问题，并提高存储胞效能。
本发明的另一目的为提供一种闪存的制造方法，利用自行对准的制程形成「L」字形的浮置栅极，不但可以避免两存储胞的信道区长度不一致的问题，还可以增加浮置栅极与控制栅极之间所夹的面积，而提高栅极耦合率，并提升元件效能。
本发明提出一种闪存的制造方法，此方法包括下列步骤提供已形成有第一栅极结构与第二栅极结构的基底，且第一栅极结构与第二栅极结构各自是由一介电层、第一导体层与顶盖层所构成。接着，于基底上形成隧道氧化层，并于第一导体层的侧壁形成第一间隙壁后，于第一栅极结构与第二栅极结构预定形成源极区的一侧的侧壁上形成第二导体层。然后，于基底中形成源极区，并于第二导体层上形成栅间介电层，并于源极区的基底表面形成绝缘层。之后，于第一栅极结构与第二栅极结构之间形成第三导体层，并于基底中形成漏极区。
其中，第一导体层作为闪存的选择栅极；第二导体层作为闪存的浮置栅极；第三导体层作为闪存的控制栅极；栅间介电层的材质为氧化硅/氮化硅/氧化硅。
本发明在形成第二导体层时，依序于基底上形成导体材料层与覆盖预定形成源极区的区域的图案化光阻层。接着，移除未被图案化光阻层覆盖的导体材料层。之后，移除图案化光阻层，并进行非等向性蚀刻制程移除导体材料层，以形成第二导体层。由于本发明采用自对准的方式形成浮置栅极(第二导体层)，而可以使得相邻存储胞的信道区具有相同的长度，于是在操作此闪存时，因为共享源极区的两存储胞的信道区长度相同，所以可以避免存储胞程序化不对称的问题，而可以提升内存的可靠度。
本发明另外提出一种闪存的制造方法，此方法先提供已形成有第一栅极结构与第二栅极结构的基底，且第一栅极结构与第二栅极结构各自是由介电层、第一导体层与顶盖层所构成。接着，于基底上形成隧道氧化层，并于第一导体层的侧壁形成第一间隙壁后，依序于基底上形成第一导体材料层与材料层，并于材料层上形成第一图案化光阻层，且第一图案化光阻层覆盖预定形成源极区的区域。然后，移除未被第一图案化光阻层覆盖的材料层与第一导体材料层后，移除第一图案化光阻层。接着，进行非等向性蚀刻制程移除部分材料层与第一导体材料层，以形成第二间隙壁与第二导体层后，移除第二间隙壁。接着，于基底中形成源极区后，于第二导体层上形成栅间介电层并于源极区的基底表面形成绝缘层。然后，于第一栅极结构与第二栅极结构之间形成第三导体层，并于基底中形成漏极区。
其中，第一导体层作为闪存的选择栅极；第二导体层作为闪存的浮置栅极；第三导体层作为闪存的控制栅极；栅间介电层的材质为氧化硅/氮化硅/氧化硅。
本发明在形成第二导体层时，依序于基底上形成导体材料层、材料层与覆盖预定形成源极区的区域的图案化光阻层。接着，移除未被图案化光阻层覆盖的材料层与导体材料层。之后，移除图案化光阻层，并进行非等向性蚀刻制程移除部分材料层与导体材料层，以形成第二间隙壁与第二导体层。然后移除第二间隙壁后，使得第二导体层呈「L」字形。由于本发明是采用自对准的方式形成浮置栅极(第二导体层)，而可以使得相邻存储胞的信道区具有相同的长度，于是在操作此闪存时，因为共享源极区的两存储胞的信道区长度相同，所以可以避免存储胞程序化不对称的问题，而可以提升内存的可靠度。而且，浮置栅极(第二导体层)系形成「L」字形，可以增加浮置栅极(第二导体层)与控制栅极(第三导体层)之间所夹的面积，而提高栅极耦合率，并提升元件效能。
为让本发明的上述和其它目的、特征、和优点能更明显易懂，下文特举一较佳实施例，并配合附图，作详细说明如下图1A至图1C为绘示一种现有闪存的制造流程剖面结构图；图2A至图2F为绘示本发明较佳实施例的闪存的制造剖面流程图；图3A至图3D为绘示本发明另一较佳实施例的闪存的制造剖面流程图。
图中符号说明100、200、300基底102、206、306介电层104选择栅极106、312隧道氧化层108、112、112a、226、326栅间介电层110、114、208、208a、216、216a、230、308、316、316a、330导体层114a控制栅极110a浮置栅极
116、224、324源极区118、240、338漏极区120a、120b信道区202、302深N型井区204、304P型井区210、210a、310顶盖层214、236、238、314、317a、334间隙壁218、220、232、318、320图案化光阻层222、322掺质注入制程228、328绝缘层234、332淡掺杂区240、336浓掺杂区317材料层具体实施方式
图2A至图2F所绘示为本发明较佳实施例的一种分离栅极闪存的制造剖面流程图。
首先，请参照图2A，提供一基底200，基底200例如是P型硅基底，在此基底200中已形成有深N型井区202与位于深N井区202上的P型井区204。接着，在基底200上依序形成一层介电层206、一层导体层208与一层顶盖层210。介电层206的形成方法例如是热氧化法，其厚度例如是90埃至100埃左右。导体层208的材质例如是掺杂的多晶硅，此导体层208的形成方法例如是利用化学气相沉积法形成一层未掺杂多晶硅层后，进行离子注入步骤以形成。顶盖层210的材质例如是氮化硅，且其厚度例如是1000埃至2000埃左右，顶盖层210的形成方法例如是低压化学气相沉积法。当然，顶盖层210的材质也可以是以四-乙基-邻-硅酸酯(Tetra Ethyl Ortho Silicate，TEOS)/臭氧(O3)为反应气体源利用化学气相沉积法所形成的氧化硅等。
接着，请参照图2B，图案化顶盖层210、导体层208与介电层206以形成顶盖层210a、导体层208a与介电层206a。其中，顶盖层210a、导体层208a与介电层206a构成栅极结构，且导体层208a是作为闪存的选择栅极。然后于基底200上形成一层隧道氧化层212并于导体层208a的侧壁形成间隙壁214，隧道氧化层212与间隙壁214的形成方法例如是热氧化法。
接着，请参照图2C，于基底200上形成另一层导体层216，此导体层216的材质例如是掺杂的多晶硅，此导体层216的形成方法例如是利用化学气相沉积法形成一层未掺杂多晶硅层后，进行离子注入步骤以形成。然后，于导体层216上形成一层图案化光阻层218，此图案化光阻层218覆盖预定形成源极区的区域。然后，移除未被图案化光阻层218覆盖的导体层216。移除部分导体层216的方法包括湿式蚀刻法或干式蚀刻法。
接着，请参照图2D，移除图案化光阻层218后，进行一非等向性蚀刻步骤，而于顶盖层210a、导体层208a的一侧的侧壁上形成导体层216a(间隙壁)。导体层216a即作为闪存的浮置栅极。然后于基底200上形成另一层图案化光阻层220，此图案化光阻层220暴露预定形成源极的区域。接着，以图案化光阻层220为掩膜，进行掺质注入制程222，已于相邻两导体层216a之间注入掺质而形成源极区224。注入的掺质包括N型掺质，其例如是磷离子或砷离子。
接着，请参照图2E，移除图案化光阻层220后，于导体层216a上形成栅间介电层226，并于源极区224的表面形成绝缘层228。栅间介电层226的材质例如是氧化硅/氮化硅/氧化硅层，其厚度例如是70埃/70埃/60埃左右。栅间介电层226形成方法例如是先以热氧化法形成一层氧化硅后，再利用化学气相沉积法依序形成氮化硅层与另一层氧化硅层。绝缘层228的材质例如是氧化硅，绝缘层228形成方法例如是热氧化法。其中，绝缘层228与栅间介电层226是在同一个步骤中形成的。然后，于基底200上形成另一层导体层230，此导体层230的材质例如是掺杂的多晶硅，此导体层230的形成方法例如是利用化学气相沉积法形成一层未掺杂多晶硅层后，进行离子注入步骤以形成。然后，于导体层230上形成一层图案化光阻层232，此图案化光阻层232系成条状分布，用以定义出闪存的控制栅极。然后，移除未被图案化光阻层232覆盖的导体层230。移除部分导体层230的方法包括湿式蚀刻法或干式蚀刻法。经图案化的导体层230即作为闪存的控制栅极。
接着，请参照图2F，移除图案化光阻层232后，进行一离子注入步骤，而于导体层208a一侧的基底200形成淡掺杂区234。然后，于导体层230的侧壁形成间隙壁236并于顶盖层210a、导体层208a与介电层206a的侧壁形成间隙壁238。间隙壁236与间隙壁238的形成方法例如是先于基底200上形成一层绝缘层(未图标)后，利用非等向性蚀刻法移除部分绝缘层以形成。之后，进行另一离子注入步骤，而于间隙壁238一侧的基底200形成浓掺杂区240。其中，淡掺杂区234与浓掺杂区240构成闪存的漏极区242。后续完成闪存的制程为本领域技术人员所周知，在此不再赘述。
在上述实施例中，本发明是采用自对准的方式形成浮置栅极(导体层216a)，而可以使得相邻存储胞的信道区具有相同的长度，于是在操作此闪存时，因为共享源极区的两存储胞的信道区长度相同，所以可以避免存储胞程序化不对称的问题，而可以提升内存的可靠度。
图3A至图3D所绘示为本发明较佳实施例的一种分离栅极闪存的制造剖面流程图。
首先，请参照图3A，提供一基底300，基底300例如是P型硅基底，在此基底300中已形成有深N型井区302与位于深N井区302上的P型井区304。然后，根据图2A至图2B的制程，依序于此基底300上形成介电层306、导体层308、顶盖层310、隧道氧化层312与间隙壁314。其中，顶盖层310、导体层308与介电层306构成栅极结构，且导体层308系作为闪存的选择栅极。接着，于基底300上形成另一层导体层316，此导体层216的材质例如是掺杂的多晶硅，此导体层316的形成方法例如是利用化学气相沉积法形成一层未掺杂多晶硅层后，进行离子注入步骤以形成。然后，于导体层316上形成一层材料层317，此材料层317的材质例如是氮化硅。此材料层317的形成方法例如是化学气相沉积法。当然此材料层317的材质并不限于氮化硅，其也可以例如是与导体层316、顶盖层310具有不同蚀刻选择性者。然后，于材料层317上形成一层图案化光阻层318，此图案化光阻层318覆盖预定形成源极区的区域。然后，移除未被图案化光阻层318覆盖的导体层316与材料层317。移除部分导体层316与材料层317的方法包括湿式蚀刻法或干式蚀刻法。
接着，请参照图3B，移除图案化光阻层318后，进行一非等向性蚀刻步骤，而于顶盖层310、导体层308的一侧的侧壁上形成导体层316a(间隙壁)与间隙壁317a。其中，导体层316a例如是成「L」字形，且导体层316a即作为闪存的浮置栅极。然后于基底300上形成另一层图案化光阻层320，此图案化光阻层320暴露预定形成源极的区域。接着，以图案化光阻层320为掩膜掩膜，进行离子注入制程322，已于相邻两导体层316a之间注入掺质而形成源极区324。注入的掺质包括N型掺质，其例如是磷离子或砷离子。
接着，请参照图3C，移除图案化光阻层320后，移除间隙壁317a。间隙壁317a的移除方法例如是湿式蚀刻法。接着，于导体层316a上形成栅间介电层326，并于源极区324的表面形成绝缘层328。栅间介电层326的材质例如是氧化硅/氮化硅/氧化硅层，其厚度例如是70埃/70埃/60埃左右。栅间介电层326形成方法例如是先以热氧化法形成一层氧化硅后，再利用化学气相沉积法依序形成氮化硅层与另一层氧化硅层。绝缘层328的材质例如是氧化硅，绝缘层328形成方法例如是热氧化法。其中，绝缘层328与栅间介电层326是在同一个步骤中形成的。
然后，于基底300上形成另一层导体层330，此导体层330填满两导体层316a之间的间隙。导体层330的材质例如是掺杂的多晶硅，此导体层330的形成步骤例如是先利用化学气相沉积法于基底300上形成一层掺杂多晶硅层后，利用化学机械研磨法或回蚀刻法移除部分掺杂多晶硅层，直到至少暴露出顶盖层310的表面。然后，于基底300上形成的一层图案化光阻层(未图标)，此图案化光阻层系成条状分布，用以定义出闪存的控制栅极。移除未被图案化光阻层覆盖的掺杂多晶硅层后，移除图案化光阻层即可形成导体层330。导体层330即作为闪存的控制栅极。
接着，请参照图3D，进行一离子注入步骤，而于导体层308一侧(预定漏极的那一侧)的基底300形成淡掺杂区332。然后，于顶盖层310、导体层308与介电层306的侧壁形成间隙壁334。间隙壁334的形成方法例如是先于基底300上形成一层绝缘层(未图标)后，利用非等向性蚀刻法移除部分绝缘层以形成。之后，进行另一离子注入步骤，而于间隙壁334一侧(预定漏极的那一侧)的基底300形成浓掺杂区336。其中，淡掺杂区334与浓掺杂区336构成闪存的漏极区338。后续完成闪存的制程为本领域技术人员所周知，在此不再赘述。
在上述实施例中，本发明是采用自对准的方式形成浮置栅极(导体层316a)，而可以使得相邻存储胞的信道区具有相同的长度，于是在操作此闪存时，因为共享源极区的两存储胞的信道区长度相同，所以可以避免存储胞程序化不对称的问题，而可以提升内存的可靠度。
而且，浮置栅极(导体层316a)系形成「L」字形，可以增加浮置栅极(导体层316a)与控制栅极(导体层330)之间所夹的面积，而提高栅极耦合率，并提升元件效能。
虽然本发明已以一较佳实施例揭露如上，然其并非用以限定本发明，任何本领域技术人员，在不脱离本发明的精神和范围内，当可作各种的更动与润饰，因此本发明的保护范围当视权利要求书所界定者为准。
权利要求
1.一种闪存的制造方法，该方法包括下列步骤提供一基底，该基底上已形成有一第一栅极结构与一第二栅极结构，该第一栅极结构与该第二栅极结构各自是由一介电层、一第一导体层与一顶盖层所构成；于该基底上形成一隧道氧化层，并于该第一导体层的侧壁形成一第一间隙壁；于该第一栅极结构与该第二栅极结构预定形成一源极区的一侧的侧壁上形成一第二导体层；于该基底中形成该源极区；于该第二导体层上形成一栅间介电层，并于该源极区的该基底表面形成一绝缘层；于该第一栅极结构与该第二栅极结构之间形成一第三导体层；以及于该基底中形成该漏极区。
2.如权利要求1所述的闪存的制造方法，其中该第一导体层系作为一选择栅极。
3.如权利要求1所述的闪存的制造方法，其中该第二导体层系作为一浮置栅极。
4.如权利要求1所述的闪存的制造方法，其中该第三导体层系作为一控制栅极。
5.如权利要求1所述的闪存的制造方法，其中该栅间介电层的材质包括氧化硅/氮化硅/氧化硅。
6.如权利要求1所述的闪存的制造方法，其中于该第一栅极结构与该第二栅极结构预定形成该源极区的一侧的侧壁上形成该第二导体层的步骤包括于该基底上形成一第一导体材料层；于该第一导体材料层上形成一第一图案化光阻层，该第一图案化光阻层覆盖预定形成该源极区的区域；移除未被该第一图案化光阻层覆盖的该第一导体材料层；移除该第一图案化光阻层；以及进行非等向性蚀刻制程移除该第一导体材料层，以形成该第二导体层。
7.如权利要求1所述的闪存的制造方法，其中于该第一栅极结构与该第二栅极结构之间形成该第三导体层的步骤包括于该基底上形成一第二导体材料层；于该第二导体材料层上形成一第二图案化光阻层，该第二图案化光阻层覆盖预定形成该源极区的区域；移除未被该第二图案化光阻层覆盖的该第二导体材料层；以及移除该第二图案化光阻层。
8.如权利要求7所述的闪存的制造方法，其中于该第一栅极结构与该第二栅极结构之间形成该第三导体层的步骤之后更包括于该第三导体层的侧壁形成一第二间隙壁。
9.如权利要求1所述的闪存的制造方法，其中于该第一栅极结构与该第二栅极结构之间形成该第三导体层的步骤包括于该基底上形成一第三导体材料层；移除部分该第三导体材料层，直到暴露该顶盖层；于该基底上形成一第三图案化光阻层，该第三图案化光阻层覆盖预定形成该源极区的区域；移除未被该第三图案化光阻层覆盖的该第三导体材料层；以及移除该第三图案化光阻层。
10.如权利要求1所述的闪存的制造方法，其中于该基底中形成该漏极区的步骤包括于该基底中形成一淡掺杂区；于该第一栅极结构与该第二栅极结构预定形成该漏极区的一侧的侧壁上形成一第三间隙壁；以及于该基底中形成一浓掺杂区。
11.一种闪存的制造方法，该方法包括下列步骤提供一基底，该基底上已形成有一第一栅极结构与一第二栅极结构，该第一栅极结构与该第二栅极结构各自是由一介电层、一第一导体层与一顶盖层所构成；于该基底上形成一隧道氧化层，并于该第一导体层的侧壁形成一第一间隙壁；于该基底上形成一第一导体材料层；于该第一导体材料层上形成一材料层；于该材料层上形成一第一图案化光阻层，该第一图案化光阻层覆盖预定形成一源极区的区域；移除未被该第一图案化光阻层覆盖的该材料层与该第一导体材料层；移除该第一图案化光阻层；进行非等向性蚀刻制程移除部分该材料层与该第一导体材料层，以形成一第二间隙壁与一第二导体层；移除部分该第二间隙壁；于该第一栅极结构与该第二栅极结构预定形成该源极区的该基底中形成该源极区；于该第二导体层上形成一栅间介电层，并于该源极区的该基底表面形成一绝缘层；于该第一栅极结构与该第二栅极结构之间形成一第三导体层；以及于该第一栅极结构与该第二栅极结构预定形成一漏极区的一侧的该基底中形成该漏极区。
12.如权利要求11所述的闪存的制造方法，其中该第一导体层系作为一选择栅极。
13.如权利要求11所述的闪存的制造方法，其中该第二导体层系作为一浮置栅极。
14.如权利要求11所述的闪存的制造方法，其中该第三导体层系作为一控制栅极。
15.如权利要求11所述的闪存的制造方法，其中该栅间介电层的材质包括氧化硅/氮化硅/氧化硅。
16.如权利要求11所述的闪存的制造方法，其中于该第一栅极结构与该第二栅极结构之间形成该第三导体层的步骤包括于该基底上形成一第二导体材料层；于该第二导体材料层上形成一第二图案化光阻层，该第二图案化光阻层覆盖预定形成该源极区的区域；移除未被该第二图案化光阻层覆盖的该第二导体材料层；以及移除该第二图案化光阻层。
17.如权利要求16所述的闪存的制造方法，其中于该第一栅极结构与该第二栅极结构之间形成该第三导体层的步骤之后更包括于该第三导体层的侧壁形成一第三间隙壁。
18.如权利要求11所述的闪存的制造方法，其中于该第一栅极结构与该第二栅极结构之间形成该第三导体层的步骤包括于该基底上形成一第三导体材料层；移除部分该第三导体材料层，直到暴露该顶盖层；于该基底上形成一第三图案化光阻层，该第三图案化光阻层覆盖预定形成该源极区的区域；移除未被该第三图案化光阻层覆盖的该第三导体材料层；以及移除该第三图案化光阻层。
19.如权利要求11所述的闪存的制造方法，其中于该基底中形成该漏极区的步骤包括于该基底中形成一淡掺杂区；于该第一栅极结构与该第二栅极结构预定形成该漏极区的一侧的侧壁上形成一第四间隙壁；以及于该基底中形成一浓掺杂区。
20.如权利要求11所述的闪存的制造方法，其中于该材料层的材质与该顶盖层、该第二导体层的材质具有不同蚀刻选择性。
全文摘要
一种闪存的制造方法，此方法是先提供已形成有第一栅极结构与第二栅极结构的基底，且第一栅极结构与第二栅极结构各自是由一介电层、一第一导体层与一顶盖层所构成。接着，于基底上形成隧道氧化层，并于第一导体层的侧壁形成第一间隙壁后，于第一栅极结构与第二栅极结构预定形成源极区的一侧的侧壁上形成第二导体层，并于基底中形成源极区。然后，于第二导体层上形成栅间介电层，并于源极区的基底表面形成绝缘层。于第一栅极结构与第二栅极结构之间形成第三导体层后，于基底中形成漏极区。
文档编号H01L21/8246GK1516267SQ0310006
公开日2004年7月28日 申请日期2003年1月8日 优先权日2003年1月8日
发明者洪至伟, 许正源, 宋达 申请人:力晶半导体股份有限公司
最新回复(0)