半导体器件测试系统的制作方法
专利名称：半导体器件测试系统的制作方法
技术领域：
本发明涉及一种半导体器件测试系统，特别是涉及使作为测试头重要功能的驱动 器和比较器扩展到测试头的外部部件(例如，HIFIX板)的半导体器件测试系统，从而能够 使测试量倍增，而无需升级测试头。
背景技术：
如本领域所熟知的，由半导体制造工艺的预定装配过程制造的半导体器件要经历 用于确定最终是否能够实现一个特殊功能的测试过程。图1是说明用于测试半导体器件的常规系统的透视图。参考图1，用于测试半导体 器件的常规系统包括测试头2、处理机3，和HIFIX板1。测试头2测试半导体器件。处理机 3载有预定数量的半导体器件，对该半导体器件执行所期望的测试，根据这些半导体器件的 等级对其进行分类，并且其上装载有已分类的半导体器件。HIFIX板1位于测试头2和处理 机3之间，从而在半导体器件和测试头2之间建立电连接。换句话说，如果位于测试底板上 的插头中的半导体开始与HIFIX板1上(mXn)矩阵的插座接触时，在具有(mXn)矩阵插 座的HIFIX板1与处理机3的测试位置匹配的情况下，该常规半导体测试系统能够同时测 试(mXn)个半导体器件。图2是说明常规半导体测试头装置的方框图。参考图2，测试头20包括单一的测试头衬底和设置在该测试头衬底一面或两面上 的各种电路元件。这个测试头衬底包括算法图形产生器(ALPG)21，引脚电子(PE)单元(未 示出)，数字比较器23，和接口单元(未示出)。该算法图形产生器(ALPG) 21产生用于测试该半导体的预定测试图形信号。该引 脚电子(PE)单元包括用于将算法图形产生器(ALPG) 21产生的测试图形信号记录到被称 作被测器件(DUT)30的半导体器件中的驱动器25 ；以及用于比较由DUT30读取的测试图形 的读信号和符合相应的半导体特性的参考信号并且输出比较结果的比较器27。该数字比较 器23确定引脚电子(PE)单元的输出信号中是否存在故障。该接口单元连接用于控制该半 导体测试系统的测试控制器10。更详细地，引脚电子(PE)单元30是基于测试图形将电流和电压信号直接施加于 容纳在DUT30中的半导体的电路，从而形成单一的输入/输出(I/O)通道。如果算法图形 产生器(ALPG) 21产生测试图形信号，容纳在PE单元中的驱动器25记录相应的测试图形信 号到容纳在球形网格阵列(BGA)型DUT30中的测试目的半导体中。所记录的图形信号由 DUT30读取，使得所读取的图形信号被输出给比较器27。比较器27发送表示测试图形的读 信号和参考信号之间的比较结果的比较结果信号给数字比较器23。数字比较器23确定相 应的读信号中是否存在故障，并且发送已确定的结果给测试控制器10。然而，常规的半导体器件测试系统通常要求处理机同时处理多个DUT。近来，已经 研发出了能够同时处理512个DUT的改进处理机，并且已经投入到市场，从而必须升级改进 处理机的测试头。然而，升级上述测试头所需的设备相当昂贵，因此常规的半导体器件测试系统很难升级该测试头，并且很难提高测试量。不用说，尽管常规的半导体器件测试系统通过将一个I/O通道分成两个I/O通道 能够在测试头(例如，并行的256测试头)和处理机(例如，并行的512处理机)之间建立 连接，但是需要占用很长的时间来读取DUT输出的读信号，该读信号的数量和测试头的分 段数量一样多，从而导致总测试时间增加。即，尽管常规的半导体器件测试系统的处理机被 升级，使得改进的半导体器件测试系统被配置，但是常规的半导体器件测试系统和改进的 半导体器件测试系统之间的测试量不存在或几乎不存在差异。
发明内容
因此，本发明教导了一种半导体器件测试系统，该系统同时避免了由于相关技术 的限制和不足产生的一个或多个问题。本发明的一个目的是提供一种半导体器件测试系统，该系统能够使DUT产生的读 信号由安装在DUT和测试头之间的外部元件(优选地，HIFIX板)来处理，而不是由测试 头来处理，使得该外部元件具有和处理机相同的性能，从而使测试量倍增，而无需升级测试 头。根据本发明一个方面，提供一种半导体器件测试系统来实现上述和其他目的，该 半导体器件测试系统包括通过测试控制器来测试半导体器件的测试头；以及在半导体器 件和测试头之间建立电连接的HIFIX板，并且该HIFIX板具有被测器件(DUT)测试单元，该 被测器件(DUT)测试单元通过使其具有一对测试头的驱动器来处理半导体器件产生的读 信号并且传送已处理的读信号给测试头。DUT测试单元可以包括多个引脚电子(PE)单元，每个引脚电子(PE)单元包括 用于将测试头接收到的图形信号记录到半导体器件中的HIFIX端驱动器，以及用于比较半 导体器件产生的读信号和从测试头接收的参考信号，并且输出读信号和参考信号之间的比 较结果的HIFIX端比较器；分别相应于多个引脚电子(PE)单元的多个数字比较器，确定 HIFIX端比较器的输出信号中是否存在故障并且存储已确定的结果；用于开启或关闭测试 头和多个引脚电子(PE)单元之间连接的多个开关；和用于驱动开关组的开关驱动器。该开关驱动器可以由测试头控制。该HIFIX端驱动器可以由测试头控制。DUT测试单元可以使用专用集成电路或现场可编程门阵列(FPGA)来实现。应当理解本发明的前述概括性描述和下文的详细描述都是用于示例和说明的并 且意指提供如权利要求所述的本发明的其他说明。如以上所描述的，根据本发明的半导体器件测试能够使测试头的一些功能扩展到 HIFIX板，从而能够使测试量倍增而无需升级测试头。
图1是说明常规的半导体器件测试系统的透视图；图2是说明常规的半导体测试头装置的方框图；图3是说明根据本发明的半导体器件测试系统的电路框图。附图中主要元件的附图标记描述
100 测试控制器240 驱动器260:数字比较器200 测试头220 =ALPG
210 定时发生器 230:参考电压提供器 250 比较器300 =HIFIX 板320 开关组
310 开关驱动器 331,333 数字比较器341,343 引脚电子(PE)单元 341a,343a 驱动器341b、343b 比较器
具体实施例方式参考附图，下文将描述根据本发明的半导体器件测试系统。图3是说明根据本发明的半导体器件测试系统的电路图。参考附图3，根据本发明的半导体器件测试系统通常包括测试控制器100，测试 头200，处理机(未示出)，和HIFIX板300。当接收到测试控制器100的控制信号时测试 头200开始测试DUT。该处理机载有预定数量的DUTJf DUT执行所期望的测试，通过参考 测试结果根据DUT的等级对其进行分类，并且其上装载有已分类的DUT。HIFIX板300位于 测试头200和处理机之间，从而在每个DUT和测试头200之间建立电连接，当接收到测试头 200的控制信号时，HIFIX板300处理DUT产生的读信号，并且发送处理结果给测试头200。在上述结构中，测试头200包括定时发生器210，算法图形产生器(ALPG)220，引 脚电子(PE)单元，数字比较器260，和参考电压提供器230。当接收到测试控制器100的控制信号时，定时发生器210产生系统所需的各种定 时信号。ALPG 220根据定时发生器210产生的定时信号产生各种算法图形。引脚电子(PE) 单元包括用于将ALPG 220产生的测试图形信号记录到被测器件(DUT)中的驱动器240 ；以 及用于比较DUT读取的测试图形的读信号和符合相应的半导体特性的参考信号并且比较 读信号和参考信号之间的比较结果的比较器250。数字比较器260确定引脚电子(PE)单元 的比较器250的输出信号中是否存在故障。参考电压提供器230发送相应于DUT产生的读 信号的参考信号(例如，参考电压)给比较器250和HIFIX板300。在这种情况下，当接收 到测试控制器100的控制信号时，ALPG 220输出用于处理DUT产生的读信号所需的控制信 号。在这种情况下，测试头200可以进一步包括用于补偿驱动器240之间时间延迟的 延时元件，用于测量与DUT有关的各种DC参数的DC参数测量单元。例如，DC参数测量单 元可以是用于测试DUT的输出电压或输出电流的电流负载，和/或作为可编程的测量单元 (PMU)的高精度DC测量电路，通过施加电压信号给DUT来测量电流值(例如，VFIM操作) 或者通过施加电流信号给DUT来测量电压值。接下来，HIFIX板300包括(mXn)矩阵的插座。换句话说，如果位于测试底板上 的插头中的DUT开始与HIFIX板300上(mXn)矩阵的插座接触时，在具有(mXn)矩阵插 座的HIFIX板300与处理机3的测试位置匹配的情况下，该常规的半导体测试系统能够同 时测试(mXn)个半导体器件。
同样，HIFIX板300进一步包括用于处理由DUT而不是由测试头200产生的读信 号的DUT测试单元。该DUT测试单元可以被安装到独立于上述插座的附加PCB板上，并且 可以使用专用集成电路或现场可编程门阵列(FPGA)来实现。在这种情况下，DUT测试单元 可以具有一对测试头200的驱动器240。倘若256驱动器可以容纳在测试头200中，就可以 确定HIFIX板300同样包括256DUT测试单元。更详细地，DUT测试单元可以包括多个引脚电子(PE)单元341和343，相应于各个 PE单元341和343的多个数字比较器331和333，用于开启或关闭测试头200和引脚电子 (PE)单元341或343之间连接的开关组(例如，多个开关)320，和当接收到测试头200的 ALPG 220的控制信号时，用于驱动开关组的开关驱动器310。在这种情况下，引脚电子(PE)单元341包括用于将从测试头200接收的图形信 号记录到DUT中的HIFIX端驱动器341a，以及用于比较DUT产生的读信号和从参考电压提 供器230接收的参考信号并且输出读信号和参考信号之间的比较结果的HIFIX端比较器 341b。在这种方式中，引脚电子(PE)单元343可以包括HIFIX端驱动器343a和HIFIX端 比较器343b。HIFIX端数字比较器331或333确定HIFIX端比较器341b或343b的输出信 号中是否存在故障，并且在其中存储已确定的结果。下文将详细描述根据本发明的半导体器件测试系统的操作。首先，如果半导体器件测试系统将ALPG 220产生的测试图形信号记录到DUT中， 开关组320中用于连接测试头的驱动器240到HIFIX端驱动器341a或343a的开关开启， 而开关组320中的其他开关断开。并且，测试头的ALPG 220输出用于建立写模式的控制信 号，从而驱动HIFIX端驱动器341a或343a和测试头的驱动器240。测试头的驱动器240产 生的图形信号被分成预定数量的图形信号，该图形信号的预定数量与HIFIX端驱动器的数 量一样多，从而已划分的图形信号被记录在相应的DUT中。因此，可同时记录的DUT的数量 随着组成HIFIX板300中的DUT测试单元的驱动器的数量增加。接下来，下文将详细描述用于处理DUT产生的读信号的方法。测试头的ALPG 220 输出用于建立读模式的控制信号，并且停止驱动HIFIX端驱动器341a或343a。换句话说， 测试头的ALPG 220使HIFIX端驱动器341a或343a无效，也就是，ALPG 220进入一个Hi-Z 状态(即，一个高阻抗状态)，从而防止写模式和读模式之间的冲突。在这种情况中，测试头 的驱动器240保持驱动，从而当HIFIX端数字比较器331或333确定是否存在故障状态时， 测试头的驱动器240产生的图形信号能够作为一个参数使用。而且，HIFIX端比较器341b或343b比较相应的DUT产生的读信号和参考信号(即， 参考电压)，并且输出比较结果值。HIFIX端数字比较器331或333确定HIFIX比较器341b 或343b的输出信号中是否存在故障，并且存储已确定的结果。在这种情况下，HIFIX端数 字比较器331或333的存储器(即，触发器)存储相应于PASS状态的逻辑值“0”或相应于 FAIL状态的另一个逻辑值“1”。如果逻辑值“1” 一旦被存储，即使HIFIX比较器341a或 343b的输出信号指示PASS状态，仍然保持相应的值(即FAIL值)。换句话说，如图3所示， 数字比较器331或333顺序执行XOR和OR操作，并且将XOR和OR操作的结果值存储在触 发器中。如果逻辑值“0”通过这种操作处理被存储在触发器中，那么这个逻辑值“0”改变 为另一个逻辑值“1”。如果逻辑值“1”一旦被存储，那么这个值“1”是不可改变的。在这种 情况中，这个触发器通过从测试头的ALPG 220接收的选通脉冲(即，时钟信号)来操作。
在这种方式中，半导体器件测试系统多次重复执行上述半导体测试处理(即，读/ 写处理)，从而完成相应的DUT测试。因此，输入/输出(I/O)通道的数量随着DUT测试单 元的引脚电子(PE)单元的数量倍增，从而使增加数量的DUT能够同时执行测试而无需升级 测试头200。期间，在完成对DUT的测试之后，测试头200读取存储在HIFIX端触发器中的最后 一个值。下文将详细描述相关的详细说明。首先，测试头的ALPG 220允许测试头的驱动器240进入Hi_Z状态。然后，ALPG 220控制HIFIX端开关驱动器310，从而连接第一 HIFIX端数字比较器331到测试头200，并 且发送从第一 HIFIX端数字比较器331接收的逻辑值给测试控制器100。接下来，ALPG 220切断第一 HIFIX端数字比较器331的连接，并且连接第二 HIFIX 端数字比较器333到测试头200，从而发送从第二 HIFIX端数字比较器接收的逻辑值给测试 控制器100.因此，测试控制器100基于所接收的逻辑值控制处理机根据DUT的等级来分类测 试底板上装载的DUT。根据本发明的半导体器件测试系统的范围和精神不仅限于上述实施例，而且在本 发明技术思想允许的范围内还能够以各种方式进行修改。
权利要求
一种半导体器件测试系统，包括通过测试控制器测试半导体器件的测试头；以及在半导体器件和测试头之间建立电连接的HIFIX板，并且该HIFIX板具有被测器件(DUT)测试单元，该被测器件(DUT)测试单元通过使其具有一对测试头的驱动器来处理由半导体器件产生的读信号并且发送已处理的读信号给测试头。
2.根据权利要求1的半导体器件测试系统，其中该DUT测试单元包括多个引脚电子(PE)单元，每个引脚电子单元包括用于将从测试头接收的图形信号记 录到半导体器件中的HIFIX端驱动器，以及用于比较由半导体器件产生的读信号和从测试 头接收的参考信号并且输出读信号和参考信号之间的比较结果的HIFIX端比较器；分别相应于多个引脚电子(PE)单元的多个数字比较器，确定HIFIX端比较器的输出信 号中是否存在故障并且存储已确定的结果；用于开启或关闭测试头和多个引脚电子(PE)单元之间连接的多个开关；以及用于驱动多个开关的开关驱动器。
3.根据权利要求2的半导体器件测试系统，其中该开关驱动器由测试头控制。
4.根据权利要求3的半导体器件测试系统，其中该HIFIX端驱动器由测试头控制。
5.根据权利要求1至4任意一个的半导体器件测试系统，其中该DUT测试单元使用专 用集成电路或现场可编程门阵列(FPGA)来实现。
全文摘要
本发明公开了一种半导体器件测试系统。该半导体器件测试系统使作为测试头重要功能的驱动器和比较器扩展到测试头的外部部件(例如，HIFIX板)，从而能够使测试量倍增，而无需升级测试头。该半导体器件测试系统包括通过测试控制器测试半导体器件的测试头，以及在半导体器件和测试头之间建立电连接的HIFIX板，并且该HIFIX板具有被测器件(DUT)测试单元，该被测器件(DUT)测试单元通过使其具有一对测试头的驱动器来处理由半导体器件产生的读信号并且发送已处理的读信号给测试头。
文档编号G01R31/26GK101932943SQ200880125133
公开日2010年12月29日 申请日期2008年10月17日 优先权日2007年12月10日
发明者吴世京, 张庆勋, 李应尚 申请人:株式会社It&T
技术领域：
本发明涉及一种半导体器件测试系统，特别是涉及使作为测试头重要功能的驱动 器和比较器扩展到测试头的外部部件(例如，HIFIX板)的半导体器件测试系统，从而能够 使测试量倍增，而无需升级测试头。
背景技术：
如本领域所熟知的，由半导体制造工艺的预定装配过程制造的半导体器件要经历 用于确定最终是否能够实现一个特殊功能的测试过程。图1是说明用于测试半导体器件的常规系统的透视图。参考图1，用于测试半导体 器件的常规系统包括测试头2、处理机3，和HIFIX板1。测试头2测试半导体器件。处理机 3载有预定数量的半导体器件，对该半导体器件执行所期望的测试，根据这些半导体器件的 等级对其进行分类，并且其上装载有已分类的半导体器件。HIFIX板1位于测试头2和处理 机3之间，从而在半导体器件和测试头2之间建立电连接。换句话说，如果位于测试底板上 的插头中的半导体开始与HIFIX板1上(mXn)矩阵的插座接触时，在具有(mXn)矩阵插 座的HIFIX板1与处理机3的测试位置匹配的情况下，该常规半导体测试系统能够同时测 试(mXn)个半导体器件。图2是说明常规半导体测试头装置的方框图。参考图2，测试头20包括单一的测试头衬底和设置在该测试头衬底一面或两面上 的各种电路元件。这个测试头衬底包括算法图形产生器(ALPG)21，引脚电子(PE)单元(未 示出)，数字比较器23，和接口单元(未示出)。该算法图形产生器(ALPG) 21产生用于测试该半导体的预定测试图形信号。该引 脚电子(PE)单元包括用于将算法图形产生器(ALPG) 21产生的测试图形信号记录到被称 作被测器件(DUT)30的半导体器件中的驱动器25 ；以及用于比较由DUT30读取的测试图形 的读信号和符合相应的半导体特性的参考信号并且输出比较结果的比较器27。该数字比较 器23确定引脚电子(PE)单元的输出信号中是否存在故障。该接口单元连接用于控制该半 导体测试系统的测试控制器10。更详细地，引脚电子(PE)单元30是基于测试图形将电流和电压信号直接施加于 容纳在DUT30中的半导体的电路，从而形成单一的输入/输出(I/O)通道。如果算法图形 产生器(ALPG) 21产生测试图形信号，容纳在PE单元中的驱动器25记录相应的测试图形信 号到容纳在球形网格阵列(BGA)型DUT30中的测试目的半导体中。所记录的图形信号由 DUT30读取，使得所读取的图形信号被输出给比较器27。比较器27发送表示测试图形的读 信号和参考信号之间的比较结果的比较结果信号给数字比较器23。数字比较器23确定相 应的读信号中是否存在故障，并且发送已确定的结果给测试控制器10。然而，常规的半导体器件测试系统通常要求处理机同时处理多个DUT。近来，已经 研发出了能够同时处理512个DUT的改进处理机，并且已经投入到市场，从而必须升级改进 处理机的测试头。然而，升级上述测试头所需的设备相当昂贵，因此常规的半导体器件测试系统很难升级该测试头，并且很难提高测试量。不用说，尽管常规的半导体器件测试系统通过将一个I/O通道分成两个I/O通道 能够在测试头(例如，并行的256测试头)和处理机(例如，并行的512处理机)之间建立 连接，但是需要占用很长的时间来读取DUT输出的读信号，该读信号的数量和测试头的分 段数量一样多，从而导致总测试时间增加。即，尽管常规的半导体器件测试系统的处理机被 升级，使得改进的半导体器件测试系统被配置，但是常规的半导体器件测试系统和改进的 半导体器件测试系统之间的测试量不存在或几乎不存在差异。
发明内容
因此，本发明教导了一种半导体器件测试系统，该系统同时避免了由于相关技术 的限制和不足产生的一个或多个问题。本发明的一个目的是提供一种半导体器件测试系统，该系统能够使DUT产生的读 信号由安装在DUT和测试头之间的外部元件(优选地，HIFIX板)来处理，而不是由测试 头来处理，使得该外部元件具有和处理机相同的性能，从而使测试量倍增，而无需升级测试 头。根据本发明一个方面，提供一种半导体器件测试系统来实现上述和其他目的，该 半导体器件测试系统包括通过测试控制器来测试半导体器件的测试头；以及在半导体器 件和测试头之间建立电连接的HIFIX板，并且该HIFIX板具有被测器件(DUT)测试单元，该 被测器件(DUT)测试单元通过使其具有一对测试头的驱动器来处理半导体器件产生的读 信号并且传送已处理的读信号给测试头。DUT测试单元可以包括多个引脚电子(PE)单元，每个引脚电子(PE)单元包括 用于将测试头接收到的图形信号记录到半导体器件中的HIFIX端驱动器，以及用于比较半 导体器件产生的读信号和从测试头接收的参考信号，并且输出读信号和参考信号之间的比 较结果的HIFIX端比较器；分别相应于多个引脚电子(PE)单元的多个数字比较器，确定 HIFIX端比较器的输出信号中是否存在故障并且存储已确定的结果；用于开启或关闭测试 头和多个引脚电子(PE)单元之间连接的多个开关；和用于驱动开关组的开关驱动器。该开关驱动器可以由测试头控制。该HIFIX端驱动器可以由测试头控制。DUT测试单元可以使用专用集成电路或现场可编程门阵列(FPGA)来实现。应当理解本发明的前述概括性描述和下文的详细描述都是用于示例和说明的并 且意指提供如权利要求所述的本发明的其他说明。如以上所描述的，根据本发明的半导体器件测试能够使测试头的一些功能扩展到 HIFIX板，从而能够使测试量倍增而无需升级测试头。
图1是说明常规的半导体器件测试系统的透视图；图2是说明常规的半导体测试头装置的方框图；图3是说明根据本发明的半导体器件测试系统的电路框图。附图中主要元件的附图标记描述
100 测试控制器240 驱动器260:数字比较器200 测试头220 =ALPG
210 定时发生器 230:参考电压提供器 250 比较器300 =HIFIX 板320 开关组
310 开关驱动器 331,333 数字比较器341,343 引脚电子(PE)单元 341a,343a 驱动器341b、343b 比较器
具体实施例方式参考附图，下文将描述根据本发明的半导体器件测试系统。图3是说明根据本发明的半导体器件测试系统的电路图。参考附图3，根据本发明的半导体器件测试系统通常包括测试控制器100，测试 头200，处理机(未示出)，和HIFIX板300。当接收到测试控制器100的控制信号时测试 头200开始测试DUT。该处理机载有预定数量的DUTJf DUT执行所期望的测试，通过参考 测试结果根据DUT的等级对其进行分类，并且其上装载有已分类的DUT。HIFIX板300位于 测试头200和处理机之间，从而在每个DUT和测试头200之间建立电连接，当接收到测试头 200的控制信号时，HIFIX板300处理DUT产生的读信号，并且发送处理结果给测试头200。在上述结构中，测试头200包括定时发生器210，算法图形产生器(ALPG)220，引 脚电子(PE)单元，数字比较器260，和参考电压提供器230。当接收到测试控制器100的控制信号时，定时发生器210产生系统所需的各种定 时信号。ALPG 220根据定时发生器210产生的定时信号产生各种算法图形。引脚电子(PE) 单元包括用于将ALPG 220产生的测试图形信号记录到被测器件(DUT)中的驱动器240 ；以 及用于比较DUT读取的测试图形的读信号和符合相应的半导体特性的参考信号并且比较 读信号和参考信号之间的比较结果的比较器250。数字比较器260确定引脚电子(PE)单元 的比较器250的输出信号中是否存在故障。参考电压提供器230发送相应于DUT产生的读 信号的参考信号(例如，参考电压)给比较器250和HIFIX板300。在这种情况下，当接收 到测试控制器100的控制信号时，ALPG 220输出用于处理DUT产生的读信号所需的控制信 号。在这种情况下，测试头200可以进一步包括用于补偿驱动器240之间时间延迟的 延时元件，用于测量与DUT有关的各种DC参数的DC参数测量单元。例如，DC参数测量单 元可以是用于测试DUT的输出电压或输出电流的电流负载，和/或作为可编程的测量单元 (PMU)的高精度DC测量电路，通过施加电压信号给DUT来测量电流值(例如，VFIM操作) 或者通过施加电流信号给DUT来测量电压值。接下来，HIFIX板300包括(mXn)矩阵的插座。换句话说，如果位于测试底板上 的插头中的DUT开始与HIFIX板300上(mXn)矩阵的插座接触时，在具有(mXn)矩阵插 座的HIFIX板300与处理机3的测试位置匹配的情况下，该常规的半导体测试系统能够同 时测试(mXn)个半导体器件。
同样，HIFIX板300进一步包括用于处理由DUT而不是由测试头200产生的读信 号的DUT测试单元。该DUT测试单元可以被安装到独立于上述插座的附加PCB板上，并且 可以使用专用集成电路或现场可编程门阵列(FPGA)来实现。在这种情况下，DUT测试单元 可以具有一对测试头200的驱动器240。倘若256驱动器可以容纳在测试头200中，就可以 确定HIFIX板300同样包括256DUT测试单元。更详细地，DUT测试单元可以包括多个引脚电子(PE)单元341和343，相应于各个 PE单元341和343的多个数字比较器331和333，用于开启或关闭测试头200和引脚电子 (PE)单元341或343之间连接的开关组(例如，多个开关)320，和当接收到测试头200的 ALPG 220的控制信号时，用于驱动开关组的开关驱动器310。在这种情况下，引脚电子(PE)单元341包括用于将从测试头200接收的图形信 号记录到DUT中的HIFIX端驱动器341a，以及用于比较DUT产生的读信号和从参考电压提 供器230接收的参考信号并且输出读信号和参考信号之间的比较结果的HIFIX端比较器 341b。在这种方式中，引脚电子(PE)单元343可以包括HIFIX端驱动器343a和HIFIX端 比较器343b。HIFIX端数字比较器331或333确定HIFIX端比较器341b或343b的输出信 号中是否存在故障，并且在其中存储已确定的结果。下文将详细描述根据本发明的半导体器件测试系统的操作。首先，如果半导体器件测试系统将ALPG 220产生的测试图形信号记录到DUT中， 开关组320中用于连接测试头的驱动器240到HIFIX端驱动器341a或343a的开关开启， 而开关组320中的其他开关断开。并且，测试头的ALPG 220输出用于建立写模式的控制信 号，从而驱动HIFIX端驱动器341a或343a和测试头的驱动器240。测试头的驱动器240产 生的图形信号被分成预定数量的图形信号，该图形信号的预定数量与HIFIX端驱动器的数 量一样多，从而已划分的图形信号被记录在相应的DUT中。因此，可同时记录的DUT的数量 随着组成HIFIX板300中的DUT测试单元的驱动器的数量增加。接下来，下文将详细描述用于处理DUT产生的读信号的方法。测试头的ALPG 220 输出用于建立读模式的控制信号，并且停止驱动HIFIX端驱动器341a或343a。换句话说， 测试头的ALPG 220使HIFIX端驱动器341a或343a无效，也就是，ALPG 220进入一个Hi-Z 状态(即，一个高阻抗状态)，从而防止写模式和读模式之间的冲突。在这种情况中，测试头 的驱动器240保持驱动，从而当HIFIX端数字比较器331或333确定是否存在故障状态时， 测试头的驱动器240产生的图形信号能够作为一个参数使用。而且，HIFIX端比较器341b或343b比较相应的DUT产生的读信号和参考信号(即， 参考电压)，并且输出比较结果值。HIFIX端数字比较器331或333确定HIFIX比较器341b 或343b的输出信号中是否存在故障，并且存储已确定的结果。在这种情况下，HIFIX端数 字比较器331或333的存储器(即，触发器)存储相应于PASS状态的逻辑值“0”或相应于 FAIL状态的另一个逻辑值“1”。如果逻辑值“1” 一旦被存储，即使HIFIX比较器341a或 343b的输出信号指示PASS状态，仍然保持相应的值(即FAIL值)。换句话说，如图3所示， 数字比较器331或333顺序执行XOR和OR操作，并且将XOR和OR操作的结果值存储在触 发器中。如果逻辑值“0”通过这种操作处理被存储在触发器中，那么这个逻辑值“0”改变 为另一个逻辑值“1”。如果逻辑值“1”一旦被存储，那么这个值“1”是不可改变的。在这种 情况中，这个触发器通过从测试头的ALPG 220接收的选通脉冲(即，时钟信号)来操作。
在这种方式中，半导体器件测试系统多次重复执行上述半导体测试处理(即，读/ 写处理)，从而完成相应的DUT测试。因此，输入/输出(I/O)通道的数量随着DUT测试单 元的引脚电子(PE)单元的数量倍增，从而使增加数量的DUT能够同时执行测试而无需升级 测试头200。期间，在完成对DUT的测试之后，测试头200读取存储在HIFIX端触发器中的最后 一个值。下文将详细描述相关的详细说明。首先，测试头的ALPG 220允许测试头的驱动器240进入Hi_Z状态。然后，ALPG 220控制HIFIX端开关驱动器310，从而连接第一 HIFIX端数字比较器331到测试头200，并 且发送从第一 HIFIX端数字比较器331接收的逻辑值给测试控制器100。接下来，ALPG 220切断第一 HIFIX端数字比较器331的连接，并且连接第二 HIFIX 端数字比较器333到测试头200，从而发送从第二 HIFIX端数字比较器接收的逻辑值给测试 控制器100.因此，测试控制器100基于所接收的逻辑值控制处理机根据DUT的等级来分类测 试底板上装载的DUT。根据本发明的半导体器件测试系统的范围和精神不仅限于上述实施例，而且在本 发明技术思想允许的范围内还能够以各种方式进行修改。
权利要求
一种半导体器件测试系统，包括通过测试控制器测试半导体器件的测试头；以及在半导体器件和测试头之间建立电连接的HIFIX板，并且该HIFIX板具有被测器件(DUT)测试单元，该被测器件(DUT)测试单元通过使其具有一对测试头的驱动器来处理由半导体器件产生的读信号并且发送已处理的读信号给测试头。
2.根据权利要求1的半导体器件测试系统，其中该DUT测试单元包括多个引脚电子(PE)单元，每个引脚电子单元包括用于将从测试头接收的图形信号记 录到半导体器件中的HIFIX端驱动器，以及用于比较由半导体器件产生的读信号和从测试 头接收的参考信号并且输出读信号和参考信号之间的比较结果的HIFIX端比较器；分别相应于多个引脚电子(PE)单元的多个数字比较器，确定HIFIX端比较器的输出信 号中是否存在故障并且存储已确定的结果；用于开启或关闭测试头和多个引脚电子(PE)单元之间连接的多个开关；以及用于驱动多个开关的开关驱动器。
3.根据权利要求2的半导体器件测试系统，其中该开关驱动器由测试头控制。
4.根据权利要求3的半导体器件测试系统，其中该HIFIX端驱动器由测试头控制。
5.根据权利要求1至4任意一个的半导体器件测试系统，其中该DUT测试单元使用专 用集成电路或现场可编程门阵列(FPGA)来实现。
全文摘要
本发明公开了一种半导体器件测试系统。该半导体器件测试系统使作为测试头重要功能的驱动器和比较器扩展到测试头的外部部件(例如，HIFIX板)，从而能够使测试量倍增，而无需升级测试头。该半导体器件测试系统包括通过测试控制器测试半导体器件的测试头，以及在半导体器件和测试头之间建立电连接的HIFIX板，并且该HIFIX板具有被测器件(DUT)测试单元，该被测器件(DUT)测试单元通过使其具有一对测试头的驱动器来处理由半导体器件产生的读信号并且发送已处理的读信号给测试头。
文档编号G01R31/26GK101932943SQ200880125133
公开日2010年12月29日 申请日期2008年10月17日 优先权日2007年12月10日
发明者吴世京, 张庆勋, 李应尚 申请人:株式会社It&T
最新回复(0)